专题四数字频率计设计优秀PPT.ppt

上传人:石*** 文档编号:72971307 上传时间:2023-02-14 格式:PPT 页数:15 大小:2.86MB
返回 下载 相关 举报
专题四数字频率计设计优秀PPT.ppt_第1页
第1页 / 共15页
专题四数字频率计设计优秀PPT.ppt_第2页
第2页 / 共15页
点击查看更多>>
资源描述

《专题四数字频率计设计优秀PPT.ppt》由会员分享,可在线阅读,更多相关《专题四数字频率计设计优秀PPT.ppt(15页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、专题四数字频率计设计第1页,本讲稿共15页设计要求:1、设计、设计8位十进制数字频率计。位十进制数字频率计。2、测量频率范围为、测量频率范围为1Hz50MHz。3、测量被测信号的周期(单位:微秒),最大周期为、测量被测信号的周期(单位:微秒),最大周期为1秒,最小周期秒,最小周期为为1微秒。微秒。专题四:数字频率计设计 第2页,本讲稿共15页一、测频原理8位十进制计数器位十进制计数器输入信号输入信号Fin闸门信号闸门信号EN1秒1秒计数输出计数输出译码、显示译码、显示锁存器锁存器锁存信号锁存信号LOAD复位信号复位信号RST控制器电路控制器电路ENRSTLOAD标准秒脉冲第3页,本讲稿共15页

2、二、控制器时序控制器时序图ENRST0.5秒利用对利用对CLK的的2分频产生分频产生对对tsten求反求反利用利用CLK和和tsten合成,合成,clk0 and tsen0时,时,clr_cnt1第4页,本讲稿共15页三、8位十进制计数器设计(一)用(一)用VHDL设计十进制计数器设计十进制计数器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT10 IS PORT(CLK,RST,EN:IN STD_LOGIC;CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO

3、 0);COUT:OUT STD_LOGIC );END CNT10;第5页,本讲稿共15页ARCHITECTURE behav OF CNT10 ISBEGIN PROCESS(CLK,RST,EN)VARIABLE CQI:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN IF RST=1 THEN CQI:=(OTHERS=0);-计数器复位计数器复位 ELSIF CLKEVENT AND CLK=1 THEN -检测时钟上升沿检测时钟上升沿 IF EN=1 THEN -检测是否允许计数检测是否允许计数 IF CQI=1001 THEN CQI:=“0000”;COU

4、T=1;ELSE CQI:=CQI+1;COUT=0;END IF;END IF;END IF;CQ=CQI;END PROCESS;END behav;第6页,本讲稿共15页(二)(二)8位十进制频率计电路图位十进制频率计电路图第7页,本讲稿共15页三、32位锁存器设计LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY reg32b IS PORT(load:IN STD_LOGIC;din:in STD_LOGIC_VECTOR(31 DOWNTO 0);DOUT:OUT STD_L

5、OGIC_VECTOR(31 DOWNTO 0);END reg32b;ARCHITECTURE behav OF reg32b ISBEGIN PROCESS(load,din)BEGIN IF loadEVENT AND load=1 THEN dout=din;END IF;END PROCESS;END behav;第8页,本讲稿共15页四、控制器设计参考程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY testctl IS PORT(clk:IN STD_LOGIC;ts

6、ten:out STD_LOGIC;clr_cnt:out STD_LOGIC;load:out STD_LOGIC);END testctl;ARCHITECTURE behav OF testctl IS signal div2clk:std_logic;第9页,本讲稿共15页BEGIN PROCESS(clk)BEGIN IF clkEVENT AND clk=1 THEN div2clk=not div2clk;END IF;END PROCESS;load=not div2clk;tsten=div2clk;process(clk,div2clk)begin if clk=0 and

7、 div2clk=0 then clr_cnt=1;else clr_cnt=0;end if;end process;END behav;四、控制器设计参考程序(续)第10页,本讲稿共15页五、频率计总电路图第11页,本讲稿共15页六、实验仪实际接口电路图第12页,本讲稿共15页七、周期测量七、周期测量8位十进制计数器位十进制计数器输入信号输入信号Fin1MHz标准方波信号标准方波信号计数输出计数输出锁存器锁存器译码、显示译码、显示锁存信号锁存信号LOAD复位信号复位信号RST控制器电路控制器电路ENRSTLOAD输入信号输入信号Fin第13页,本讲稿共15页第14页,本讲稿共15页作业画出测量某周期信号的周期的电路框图,并编写其VHDL程序。说明:1、周期显示使用8位十进制方式显示。2、可分步编写程序,最后画出电路图。3、译码、显示部分的程序可以不编写。4、8位十进制计数器要求使用元件例化的方式编写。第15页,本讲稿共15页

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 生活休闲 > 资格考试

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁