《XX大学20XX～202X学年第X学期期末考试《计算机组成与结构》试卷.docx》由会员分享，可在线阅读，更多相关《XX大学20XX～202X学年第X学期期末考试《计算机组成与结构》试卷.docx（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、XX大学20XX202X学年第X学期期末考试计算机组成与结构试卷（A卷）,下列选项中有且仅有一个选项符合题目要,下列选项中有且仅有一个选项符合题目要-单选题（共10题，总分值20分 求，请在答题卡上正确填涂。）1. 一个n+l位整数移码的数值范围是（1. 一个n+l位整数移码的数值范围是（）o （2 分）A. -2n+lx 2n-lC. -2nx2n-lB. -2n+lx 2n-lC. -2nx2n-lC. -2n+lx2n-lD. -2n+lx2-3-4-50但操作 系统的中断处理部分作如下规定：处理1级中断时屏蔽2、3、4和5级中断；处理2级中断时 屏蔽3、4、5级中断，处理4级中断时不屏
2、蔽其它中断；处理3级中断时屏蔽4和5级中断； 处理5级中断时屏蔽4级中断。试问中断处理优先级（从高到低）是什么？ （13分）答：分析当两类中断同时到达时，谁先处理。1与其它所有相比，最优。2 高于 3, 4, 5o3高于4, 5o4与5比较时，虽4先响应，但进行4的处理后，由于其不屏蔽任何中断，5级中断将 得到响应，并进入处理，将优先得到处理。且5级中断处理时屏蔽了 4级中断，因而5级中断 的处理优先级高于4级中断。中断处理优先级从高到低是：1 2354。26.设一个磁盘的平均寻道时间为20ms,传输速率是IMB/s,控制器开销是2ms,转速为每分 钟5400转。求读写一个512字节的扇区的平
3、均时间。（13分）答：平均旋转延时=0. 5/5400转/分=0. 0056秒=5. 6ms平均磁盘访问时间二平均寻道时间+平均旋转延时+传输时间+控制器延时=20ms+5. 6ms+0. 5KB/1. 0MB/s+2ms=20+5. 6+0. 5+2ms=28. 1ms8.冯诺依曼机工作方式的基本特点是（）。（2分）A.多指令流单数据流C.堆栈操作9.若X反= 1. 1011,则 x=（）o （2 分）A. -0.0101B. -0.010010.浮点数的表示范围和精度取决于（）。A.阶码的位数和尾数的位数C.阶码的位数和尾数采用的编码A.多指令流单数据流C.堆栈操作9.若X反= 1. 10
4、11,则 x=（）o （2 分）A. -0.0101B. -0.010010.浮点数的表示范围和精度取决于（）。A.阶码的位数和尾数的位数C.阶码的位数和尾数采用的编码B.按地址访问并顺序执行指令D.存储器按内容选择地址C. 0.1011（2分）D. -0.1011B.阶码采用的编码和尾数的位数D.阶码采用的编码和尾数采用的编码二名词解释题（共3题，总分值12分）.数据校验码（4分）数据校验码一数据在计算机内部或与其它设备间进行传输时，会产生一定的传输错误，为了 很好地检测或修更这种传输错误，通常在原有数据码中加入部分校验位来实现，在数据传输中 使用加入校验位的数据码，这时传输的数据码便是数据
5、检验码，它由原数据码与检验码两部分 组合而成。11 .计算机结构、组织、实现（4分计算机结构是指那些对程序员可见的系统属性，这些属性直接影响着程序的逻辑执行。 计算机组织是指实现其结构规范的操作部件以及它们的互连方式。计算机实现是指计算机组成的物理实现。12 . ALU （4 分）ALUarithmetic and logical unit,算术逻辑单元，它是运算器的核心，执行所有算术操作和逻辑操作三填空题（共6题，总分值12分）13 .根据国标规定，每个汉字内码用2一个字节表示。（2分）.为判断溢出，可采用双符号位补码，此时正数的符号用00表示，负数的符号用11 表不。（2分）. 一位十进制
6、数，用BCD码表示需要 4 位二进制码，用ASCII码表示需要7位二进制码。（2分）.在浮点加减法运算过程中，在需要对阶 或向右规格化 时，尾数向右移位。（2分）.八位原码小数1. 1010000 代表的真值为-0.625。（2分）16 .奇偶校验法只能发现奇数个错，不能检查无错或偶数个错。（2分）四简答题（共3题，总分值18分）17 .分析给出浮点数运算的法则。（6分）答：由于浮点数表示中使用阶与规格化的小数，故在运算过程中须同时考虑阶数与小数的运 和，浮点数的运兑法则归纳如下：浮点数加减法则为：对阶，尾数加减，结果规格化处理和舍入处理，浮点数乘除法则为：阶码相加/减，尾数相乘/除，结果规格
7、化和舍入处理。18 . 8位定点整数（含符号位）,请用原码，补码，移码和反码写出能表示的数的范围。（6分）答：原码-127到127补码-128到127移码- 128到127反码-127到12719 .浮点数规格化的目的、方法。（6分）.答：浮点数的规格化是使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，符号 位与小数点后的第1位不相等则为己规格化数据，否则是非规格化数据。通过规格化，可以保 证运算数据的精度。通常采用向左规格化，即尾数每左移1位，阶码减1,宜至规格化完成。五 综合计算题（共4题，总分值38分）.写出基于偶校验的1101010的海明校验码。（9分）位数1234567891
8、011数据码11010101010010111110110110校验码1110101101020 .已知x=0. 10011, y=0. 11001,用补码减法计算x-y=?,要求写出计算过程，并指出计算结 果是否溢出？（9分）答：x补=0.10011 y补=0.11001 -y补=1.00111（x-y）补=（x）补+（-y）补=0. 10011 + 1. 00111=1. 11010,没有溢出（不同符号的数相加，不可 能产生溢出）。21 .请写出1位BOOTH乘法法则和补码不恢复余数除法法则的基本运算步骤。(10分)答：补科的乘法可以通过时部分积的操作及4移，并不断迭代来实现。时部分积的操
9、作取。 于乘数的低两位。注意：*在乘数后要增加一个补充位yn+1*迭代的最后一步(n+l)不移位。*乘数的最低两位与部分枳的操作关系Ynyn+1操作00部分积右移一位01部分积+0d补，右移一位10部分积+-X补，右移一位11部分枳右移一位补码不恢H余数除法法则被除数与除数：同号，作X补-Y补异号：作DC补+Y补余数与除数：同号：商为正，异号：商为他。26.设浮点数的格式为：符号位：bl5；阶码：bl4-b8,采用补码表示；尾数：b7-b0,与符号 位一起采用规格化的补码表示，基数为2。它能表示的最接近于0的正数和负数分别是什 么？B15 B14B15 B14B0“B8 B7请用十进制数2的事
10、次表示。(10分)答：最小正尾数为0为000000即2T,最大正尾数为011111111 1-2-8补码表示小数的规格化要求 符号位与尾数高位相反10或01最小负尾数为 100000000 即T,最大负尾数为 101111111-(2-1+2-8) =-2-1 (1+2-7)最小阶码为-26=-64,最大阶码为26T=63因此，最接近于0的负数为：-(1+2-7)2-65XX大学20XX202X学年第X学期期末考试计算机组成与结构试卷（B卷）一单选题（共10题，总分值20分，下列选项中有且仅有一个选项符合题目要 求，请在答题卡上正确填涂。）1.指令系统中采用不同寻址方式的目的主要是（）。（2分
11、）A,可直接访问外存B.提供扩展操作码并降低指令译码难度C.实现存储程序和程序控制D.缩短指令长度，扩大寻址空间，提高编程灵活性.在组合逻辑的硬布线控制器中，时序信号是（）。（2分）A.时钟源的输入信号B.操作信号C.操作控制信号D.操作定时信号.存储器的随机访问是指（）。（2分）A.可随意访问存储器B.按随机文件访问存储器C.可对存储器进行读出与写入D.可按地址访问存储器的任一编址单元，其访问时间相同且与地址无关. 一般说来，直接映象常用在（）。（2分）A.小容量高速Cache中C.小容量低速Cache中B.大容量高速Cache中D.大容量低速Cache中.下列外存中，属于顺序存取存储器的是
12、（）。（2分）A.软盘B.磁带C.硬盘D.光盘.堆栈指针SP的内容是（）。（2分）A.栈顶地址B.栈底地址C.栈顶内容D.栈底内容.在微程序控制器中，一条机器指令的功能通常由（）。（2分）A. 一条微指令实现 B. 一段微程序实现 C. 一个指令码实现D. 一个条件码实现.动态半导体存储器的特点是（）。（2分）A.在工作中存储器内容会产生变化B.每次读出后，需要根据原存内容重新写入一遍C.每隔一定时间，需要根据原存内容重新写入一遍D.在工作中需要动态地改变访存地址.假设寄存器R中的数为200,主存地址为200和300的存储单元中存放的内容分别是300和400,若访问到的操作数为200,则所采用
13、的寻址方式为（）。（2分）A.立即寻址#200B.寄存器间接寻址（R）C.存储器间接寻址（200）D,直接寻址200.在虚拟存储器中，当程序正在执行时，由（）完成地址映象。（2分）A.程序员B.编译器C.装入程序D.操作系统二名词解释题（共3题，总分值15分）4 .虚拟存储器（5分）为了给用户提供更大的随机存取空间而采用的一种存储技术。它将内存与外在结合使 用，好像有一个容量极大的内存储器，工作速度接近于主存，每位成本又与辅存相近，在 整机形成多层次存储系统。它不仅是解决存储容量和存取速度矛盾的一种有效措施，而且 是管理存储设备的有效方法。,.微程序控制器（5分）将执行指令所需要的微命令以代码
14、形式编成微指令序列（微程序）,存入一个控制存 储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。5 . Cache （5 分）依据程序的访问局部性原理，在CPU与主存之间设置的一种比主存速度快、容量小的 存储设备，可以大大地解决CPU与主存之间的速度匹配问题，从而较大地提高了 CPU处理 数据的存取速度，进而能大幅提高计算性能。三填空题（共5题，总分值10分）. 一个完整的指令系统应满足四个方面的要求，它们是完备性；有效性 ； 规整性 和兼容性。（2分）6 .建立高速缓冲存储器的理论依据是 程序局部访问性原理。（2分）.从一条指令的启动到下一条指令的启动的间隔时间称为.指令
15、周期.o（2分）. Cache是一种高速缓冲存储器，是为了解决 CPU 和.主存.之间速度不匹配而采用的一项重要技术。（2分）.常见的微指令地址生成技术有.计数器法.和 下地址字段法 两种。（2分）四简答题（共5题，总分值35分）7 .试说明存储系统是如何满足计算机系统对存储器高速度、大容量、低成本的要求的。（7分）答：随着计算机技术的广泛应用及科学技术的发展，任何计算机系统对存储器的要求 都是高速度、大容量、低成本。然而这三项指标是相互矛盾的，在目前的工艺技术条件下 不可能在一个存储器中同时满足。为了解决这个矛盾，逐渐形成了层次结构式的存储体系。 各级存储器采用不同容量、不同速度，性能上相互
16、补充的存储器构成一个存储系统的整体.各级存储器之间必要时需要进行 息交换,从而满足同M用的需要.目曲一E层次结构从上到个层次分别为高速缓冲存储器（Cache）.主存储器.辅助存储器。三种类型存储器的性 能各异。采用的三级存储结构可使每一层的存储器不再是一个孤立的部件，而是构成了一 个整体。主存与Cache之间的信息交换由专门的部件（辅助硬件）控制进行。因其速度要 求高，辅助硬件通常用组合逻辑实现.从CPI的角度6,Cache-主存构成的层次其等效 的存取速度接近于Cache,但容量是主存的容，而每位价格则接近于主存，因此，可解 决速度与成本的矛盾。主存和辅存之间的信息交换通过辅助软硬件结合，把
17、主存和辅存统 一成一个整体，构成主存一轴存层次.从这一层次的整体来石，其速度接近与主存，但容 量却等于辅存，而且每位平均价格也接近于廉价的辅存的平均价格。因此，可解决容量和 成本之间的矛盾。这样.用户就可以使用一个容量很大（决定于辅存）.价格低廉（接近 于辅存），而速度很高（主要决定于Cache）的存储器系统。8 .寄存器间接寻址与直接寻址的具体寻址过程如何进行？（7分）答：寄存器间接寻址：将寄存器的内容作为存储单元的地址,取该地址中的内容。 直接寻址：取指令中操作数的存储地址中的内容。9 .请判断下面的叙述中，哪些是正确的？（1）半导体ROM是一种非易失性存储器。（2）半导体存储器是非永久性
18、存储器，断电时不能保存信息。（3）同SRAM相比，由于DRAM需要刷新，所以功耗大。（4）由于DRAM靠电容存储电荷，所以需要定期刷新。（5）双极型RAM不仅存取速度快，而且集成度高。（6）目前常用的EPROM是用浮动栅雪崩注入型MOS管构成，称为FAMOS型EPROM,该类型的EPROM出厂时存储的全是“1。 （7分）答：一组判断（1） , （4） , （6）是正确的。（2） , （3） , （5）是错误的。22.写出设计组合逻辑控制器的基本步骤。（7分）答：组合逻辑控制罂的设计方法是用大量的逻辑门电路,按一定的逻辑规则组合成一 套逻辑网络来产生各机器指令的操作控制信号.其设计过程一般经历卜列步骤31、根据给定的数据通路和指令功能排列出各条指令的操作控制步骤序列。2、确定机器的状态周期.节拍和工作脉冲。根据指令的功能和器件的速度.确定指 令执行过程中状态周期及周期的基本时间.3、列出每个控制信号的逻辑表达式。确定了每条指令在每一个状态周期中每一个节 拍内所完成的操作时，也就得到了相应的操作控制信号的友达式所有的操作控制信号的逻辑表达式组成了一个旦杂的逻辑网络，