《第11章-逻辑代数基础与组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第11章-逻辑代数基础与组合逻辑电路.ppt（56页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、电工电子技术基础（第五版）（第五版）“十 二 五”职 业 教 育 国 家 规 划 教 材经 全 国 职 业 教 育 教 材 审 定 委 员 会 审 定2逻辑代数基础与组合逻辑电路 第11章主要主要内容内容案例案例案例案例 三人表决电路三人表决电路三人表决电路三人表决电路 n n11.1 11.1 数制与编码数制与编码数制与编码数制与编码n n11.2 11.2 基本逻辑运算基本逻辑运算基本逻辑运算基本逻辑运算 n n11.3 11.3 逻辑代数及化简逻辑代数及化简逻辑代数及化简逻辑代数及化简n n11.4 11.4 集成逻辑门电路集成逻辑门电路集成逻辑门电路集成逻辑门电路n n11.5 11.
2、5 组合逻辑电路分析与设计组合逻辑电路分析与设计组合逻辑电路分析与设计组合逻辑电路分析与设计n n11.6 11.6 编码器编码器编码器编码器n n11.7 11.7 译码器及数字显示译码器及数字显示译码器及数字显示译码器及数字显示3【案例】三人表决电路第11章1.电路及工作过程电路及工作过程 200+5V74LS0074LS20 LED1kABC4第11章2.电路元器件电路元器件与非门与非门74LS00一块一块74LS20一块一块电阻电阻200一个一个发光二极管一个发光二极管一个直流电源直流电源5V开关三个开关三个14脚集成电路插座脚集成电路插座12脚集成电路插座各一个脚集成电路插座各一个万
3、能版一块、连接导线若干万能版一块、连接导线若干【案例】三人表决电路5第11章3.案例实施案例实施【案例】三人表决电路查阅集成电路手册，熟悉查阅集成电路手册，熟悉74LS00、74LS20各引脚；并认真检查元器件，确保器件完好。各引脚；并认真检查元器件，确保器件完好。自己设计电路安装图，在万能版上安装元器件，并焊接。注意集成块应先焊好集成块座，自己设计电路安装图，在万能版上安装元器件，并焊接。注意集成块应先焊好集成块座，再按引脚顺序插入集成块。再按引脚顺序插入集成块。对照电路，检查无误后，接上对照电路，检查无误后，接上5V电源。注意发光二极管的极性是否正确。电源。注意发光二极管的极性是否正确。分
4、别设置分别设置A、B、C的不同输入组合，观察发光二极管的状态。在的不同输入组合，观察发光二极管的状态。在A、B、C输入输入011、101、110、111时发光二极管应发光。时发光二极管应发光。若状态不正常，应查找故障，排除故障点，直至正常为止。若状态不正常，应查找故障，排除故障点，直至正常为止。6第11章4.案例思考案例思考？若用若用CD4011和和CD4012能否设计出三人表决电路，应注意什么？能否设计出三人表决电路，应注意什么？【案例】三人表决电路？若是五人表决电路，如何实现？若是五人表决电路，如何实现？711.1 数字与编码第11章11.1.1 11.1.1 数字信号数字信号 数字信号数
5、字信号：时间上和数值上均是离散的信号。：时间上和数值上均是离散的信号。负逻辑负逻辑：低电平为逻辑：低电平为逻辑1 1，高电平为逻辑，高电平为逻辑0 0。模拟信号模拟信号：时间连续、数值也连续的信号。：时间连续、数值也连续的信号。正逻辑正逻辑：高电平为逻辑：高电平为逻辑1 1，低电平为逻辑，低电平为逻辑0 0。8十进制十进制：有：有0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7、8 8、9 9十个数码，进位规律是十个数码，进位规律是逢十进一逢十进一逢十进一逢十进一。1.1.常用的几种进制常用的几种进制D Di i第第i i位上的数码，即位上的数码，即0 09 9中的任一个数中的任
6、一个数1010进位基数进位基数1010i i第第i i位的权位的权11.1 数字与编码第11章11.1.2 11.1.2 数制数制 9二进制二进制：只有：只有0和和1两个数码，进位规律是两个数码，进位规律是逢二进一逢二进一逢二进一逢二进一。Ki第第i位上的数码，即位上的数码，即0、1中的任一个数中的任一个数2进位基数进位基数2i第第i位的权位的权11.1 数字与编码第11章11.1.2 11.1.2 数制数制 10 八进制八进制：有：有0、1、2、3、4、5、6、7八个数码，进位规律是八个数码，进位规律是逢八进一逢八进一逢八进一逢八进一。十六进制十六进制：有：有0、1、2、3、4、5、6、7、
7、8、9和和A、B、C、D、E、F十六个数码。进位规十六个数码。进位规律是按律是按逢十六进一逢十六进一逢十六进一逢十六进一。11.1 数字与编码第11章11.1.2 11.1.2 数制数制 11（1）各种）各种进进制制转换转换成十成十进进制制 按按权权展开，求出各加展开，求出各加权权系数的和，就得到相系数的和，就得到相应进应进制的十制的十进进制数。制数。2.不同数制间的转换不同数制间的转换(11010.011)2124123022121020021122123（26.375）10(4C2)164162121612160（1218）1011.1 数字与编码第11章11.1.2 11.1.2 数制数
8、制（2）十进制转换为二进制）十进制转换为二进制 十十进进制制整整整整数数数数转转换换为为二二进进制制整整数数采采用用“除除除除基基基基数数数数、取取取取余余余余法法法法、逆逆逆逆排排排排序序序序”法法。即即将将整整数数部部分分逐逐次次除除2，依依次次记记下余数，直到商下余数，直到商为为零，第一个余数零，第一个余数为为二二进进制的最低位，最后一个余数制的最低位，最后一个余数为为最高位。最高位。十进制十进制小数小数小数小数转换为二进制小数采用转换为二进制小数采用“乘基数、取整法、顺排序乘基数、取整法、顺排序乘基数、取整法、顺排序乘基数、取整法、顺排序”法。即将小数部分逐次乘法。即将小数部分逐次乘2
9、，取乘得结果的整数部分为二进制数的各位。依次类推，直至小数部分为，取乘得结果的整数部分为二进制数的各位。依次类推，直至小数部分为0或达到要求精度。或达到要求精度。12如将十如将十进进制数制数(107.625)10转换转换成二成二进进制数。制数。（107.625）10=（1101011.101）B 10725321126201321620321121 0.62521.25 1 0.2520.50 0 0.521.00 1 11.1 数字与编码第11章11.1.2 11.1.2 数制数制 13（3）二进制与八进制、十六进制间相互转换）二进制与八进制、十六进制间相互转换 二进制数化为十六进制数二进制
10、数化为十六进制数 从从二二进进制制的的小小数数点点开开始始，分分别别向向左左、右右按按4 4位位位位分分分分组组组组，最最后后不不满满4位位的的，用用0补补。将将每每组组用用对对应应的的十十六六进进制数代替，就是等制数代替，就是等值值的十六的十六进进制数。制数。二进制数转换为八进制数二进制数转换为八进制数从二从二进进制的小数点开始，分制的小数点开始，分别别向左、右按向左、右按3 3位分位分位分位分组组组组，最后不，最后不满满3位的，用位的，用0补补。再将每。再将每组组的的3位二位二进进制数制数转换转换成一位八成一位八进进制即可。制即可。11.1 数字与编码第11章11.1.2 11.1.2 数
11、制数制（11100101.11101011)2（011 100 101.111 010 110)2（345.726)8（10011111011.111011)2（0100 1111 1011.1110 1100)2（4FB.EC)16 14 将将若若干干个个二二进进制制数数码码0和和1按按一一定定规规则则排排列列起起来来表表示示某某种种特特定定含含义义的的代代码码，称称为为二二二二进进进进制制制制代代代代码码码码，或称二进制编码或称二进制编码或称二进制编码或称二进制编码。BCD码码：用二：用二进进制代制代码码来表示十来表示十进进制的制的09十个数。十个数。常常见见的有的有8421码码、5421
12、码码、2421码码、余、余3码码、格雷、格雷码码等。等。11.1 数字与编码第11章11.1.3 11.1.3 二进制代码二进制代码 15 十十进进制数制数有有 权权 码码无无权码权码84218421码码54215421码码2421(A)2421(A)码码2421(B)2421(B)码码余余3 3码码0 01 12 23 34 45 56 67 78 89 900000000000100010010001000110011010001000101010101100110011101111000100010011001000000000001000100100010001100110100010
13、0100010001001100110101010101110111100110000000000000100010010001000110011010001000101010101100110011101111110111011111111000000000001000100100010001100110100010010111011110011001101110111101110111111110011001101000100010101010110011001110111100010001001100110101010101110111100110011.1 数字与编码第11章11.1.
14、3 11.1.3 二进制代码二进制代码 16十十进进制数制数格雷格雷码码十十进进制数制数格雷格雷码码0 01 12 23 34 45 56 67 700000000000100010011001100100010011001100111011101100110010001008 89 9101011111212131314141515110111011111111111101110101010101010101010111011100110011000100011.1 数字与编码第11章11.1.3 11.1.3 二进制代码二进制代码 17逻辑关系：逻辑关系：是指某事物的条件（或原因）与结果之
15、间的关系。是指某事物的条件（或原因）与结果之间的关系。1.与运算与运算 只有当决定一件事情的条件全部具备之后，这件只有当决定一件事情的条件全部具备之后，这件 事情才会发生。我们把这种因果关系称为与逻辑。事情才会发生。我们把这种因果关系称为与逻辑。11.2 基本逻辑运算第11章11.2.1 11.2.1 基本逻辑运算基本逻辑运算 VAYBA B 不闭合不闭合 不闭合不闭合不亮不亮 Y 闭合闭合 不亮不亮 不闭合不闭合 闭合闭合 亮亮 闭合闭合 闭合闭合 不亮不亮 不闭合不闭合A BY000000011111电路电路真值表真值表与运算规则与运算规则与运算规则与运算规则输入有输入有0，输出为，输出为
16、0；输入全输入全1，输出为，输出为1。ABY符号符号符号符号逻辑函数表达式逻辑函数表达式逻辑函数表达式逻辑函数表达式 能实现与运算的电路称为与门电路。能实现与运算的电路称为与门电路。18当决定一件事情的几个条件中，只要有一个当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发生。或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。我们把这种因果关系称为或逻辑。2.或运算或运算VABY不闭合不闭合不闭合不闭合不亮不亮Y闭合闭合亮亮不闭合不闭合闭合闭合亮亮闭合闭合闭合闭合亮亮不闭合不闭合AB电路电路11.2 基本逻辑运算第11章11.2.1 11.2.1 基本逻
17、辑运算基本逻辑运算 ABY1A B000001111111Y符号符号符号符号逻辑函数表达式逻辑函数表达式逻辑函数表达式逻辑函数表达式 或运算规则或运算规则：输入有：输入有1，输出为，输出为1；输入全输入全0，输出为，输出为0。能实现或运算的电路称为或门电路。能实现或运算的电路称为或门电路。19 某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。不具备时事情才发生。3.非运算非运算VAY闭合闭合不亮不亮Y亮亮不闭合不闭合A10Y10A逻辑函数表达式逻辑函数表达
18、式逻辑函数表达式逻辑函数表达式 符号符号符号符号AY1能实现非运算的电路称为非门电路。能实现非运算的电路称为非门电路。11.2 基本逻辑运算第11章11.2.1 11.2.1 基本逻辑运算基本逻辑运算 201.与非运算与非运算2.或非运算或非运算Y10000A B0010111BAY111A B1111Y001000A&BY11.2 基本逻辑运算第11章11.2.2 11.2.2 其他逻辑运算其他逻辑运算 21 3.与或非运算与或非运算A&B1C&DY111.2 基本逻辑运算第11章11.2.2 11.2.2 其他逻辑运算其他逻辑运算 224.异或运算和同或运算异或运算和同或运算 异或运算异或
19、运算异或运算异或运算：当两个变量取值相同时，逻辑函数值为：当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为；当两个变量取值不同时，逻辑函数值为1。0A B00111101010YAB=1Y11.2 基本逻辑运算第11章11.2.2 11.2.2 其他逻辑运算其他逻辑运算 23 同或运算同或运算同或运算同或运算：当两个变量取值相同时，逻辑函数值为：当两个变量取值相同时，逻辑函数值为1；当两个变量取值不同时，逻辑函数值为；当两个变量取值不同时，逻辑函数值为0。0A B00101011011YAB=1Y 11.2 基本逻辑运算第11章11.2.2 11.2.2 其他逻辑运算其
20、他逻辑运算 241.逻辑常量运算公式逻辑常量运算公式与运算与运算或运算或运算非运算非运算第11章11.3.1 11.3.1 逻辑代数的基本公式逻辑代数的基本公式 11.3 逻辑代数及化简252.逻辑变量、常量运算基本公式逻辑变量、常量运算基本公式 01律律互补律互补律重叠律重叠律交换律交换律第11章11.3.1 11.3.1 逻辑代数的基本公式逻辑代数的基本公式 11.3 逻辑代数及化简结合律结合律分配律分配律反演律反演律26吸收律吸收律对合律对合律第11章11.3.1 11.3.1 逻辑代数的基本公式逻辑代数的基本公式 11.3 逻辑代数及化简【例例】证明证明证证证证27 对对于于任任一一个
21、个含含有有变变量量A的的逻逻辑辑等等式式，可可以以将将等等式式两两边边的的所所有有变变量量A用用同同一一个个逻逻辑辑函函数数替替代代，替替代后等式仍然成立。这个规则称为代后等式仍然成立。这个规则称为代入规则代入规则。1.1.代入规则代入规则代入规则代入规则第11章11.3.2 11.3.2 逻辑代数的基本规则逻辑代数的基本规则 11.3 逻辑代数及化简 对对任任何何一一个个逻逻辑辑函函数数式式，如如果果将将式式中中所所有有的的“”换换成成“+”，“+”换换成成“”，“0”换换成成“1”，“1”换换成成“0”，原原变变量量换换成成反反变变量量，反反变变量量换换成成原原变变量量，则则得得逻逻辑辑函
22、函数数的的反反函函数数。这种变换原则称为反演规则。这种变换原则称为反演规则。2.2.反演规则反演规则反演规则反演规则（1）保持变换前后的运算优先顺序不变。）保持变换前后的运算优先顺序不变。（2）规则中的反变量换成原变量只对单个变量有效。）规则中的反变量换成原变量只对单个变量有效。注意注意3.3.对偶规则对偶规则对偶规则对偶规则保持变换前后的运算优先顺序不变。保持变换前后的运算优先顺序不变。注意注意 对对任任何何一一个个逻逻辑辑函函数数式式,如如果果把把式式中中的的所所有有的的“”换换成成“+”，“+”换换成成“”，“0”换换成成“1”，“1”换换成成“0”，这这样样就就得得到到一一个个新新的的
23、逻逻辑辑函函数数式式，则则新新函函数数式式和和函函数数式式原原是是互互为为对对偶式。这种变换原则称为对偶规则。偶式。这种变换原则称为对偶规则。28最简与或式的标准最简与或式的标准l逻辑函数式中的乘积项逻辑函数式中的乘积项(与项与项)的个数最少；的个数最少；l每个乘积项中的变量数最少。每个乘积项中的变量数最少。运用基本公式运用基本公式将两项合并为一项，同时消去一个变量。将两项合并为一项，同时消去一个变量。并项法并项法并项法并项法第11章11.3.3 11.3.3 逻辑表达式的化简逻辑表达式的化简 11.3 逻辑代数及化简吸收法吸收法吸收法吸收法运用吸收律运用吸收律 消去多余的与项。消去多余的与项
24、。运用吸收律运用吸收律消去多余因子。消去多余因子。消去法消去法消去法消去法29配项法配项法配项法配项法或加入或加入进行配项再化简。进行配项再化简。在不能直接运用公式、定律化简时，可通过乘在不能直接运用公式、定律化简时，可通过乘第11章11.3.3 11.3.3 逻辑表达式的化简逻辑表达式的化简 11.3 逻辑代数及化简301.TTL与非门电路的基本结构与非门电路的基本结构 ABCUoUCC（5V）RB1RC2RC4VT1VT2VT4VT3VD4k1.6k1301kVC2VE2输入级输入级中间级中间级输出级输出级第11章11.4.1 11.4.1 TTL集成逻辑门电路集成逻辑门电路11.4 集成
25、逻辑门电路 31输入全为高电平输入全为高电平3.6V时时：VT2、VT3导通，导通，VB1=0.73=2.1V，从而使，从而使VT1的的发射结因反偏而截止。此时发射结因反偏而截止。此时VT1的发射的发射结反偏，而集电结正偏，称为倒置工结反偏，而集电结正偏，称为倒置工作状态。由于作状态。由于VT3饱和导通，输出电压饱和导通，输出电压为：为：UO=VCES30.3V，这时，这时VE2=VB3=0.7V，而，而VCE2=0.3V，故有，故有VC2=VE2+VCE2=1V。1V的电压作用于的电压作用于VT4的基极，使的基极，使VT4和二极管和二极管D都截止。都截止。第11章11.4.1 11.4.1
26、TTL集成逻辑门电路集成逻辑门电路11.4 集成逻辑门电路 ABCUoUCC（5V）RB1RC2RC4VT1VT2VT4VT3VD4k1.6k1301kVC2VE232输输入有低入有低电电平平0.3V时时：VT1的基极的基极电电位被位被钳钳位到位到VB1=1V。VT2、VT3都截都截止。由于止。由于VT2截止，流截止，流过过RC2的的电电流流仅仅为为VT4的基极的基极电电流，流，这这个个电电流流较较小，小，在在RC2上上产产生的生的压压降也降也较较小，可以忽略，小，可以忽略，所以所以VB4UCC=5V，使，使VT4和和D导导通，通，则则有有UOUCC-VBE4-VD=5-0.7-0.7=3.6
27、V第11章11.4.1 11.4.1 TTL集成逻辑门电路集成逻辑门电路11.4 集成逻辑门电路 ABCUoUCC（5V）RB1RC2RC4VT1VT2VT4VT3VD4k1.6k1301kVC2VE2332.主要参数主要参数关门电平关门电平关门电平关门电平U UOFFOFF和开门电平和开门电平和开门电平和开门电平U UONON保保证证输输出出电电压压为为额额定定高高电电平平（2.7V）时时，允允许许输输入入低低电电平平的的最最大大值值，称称为为关关门门电电压压UOFF，一般一般UOFF0.8V。输出高电平输出高电平输出高电平输出高电平U UOHOH 输出低电平输出低电平输出低电平输出低电平
28、U UOLOL 一般产品规定一般产品规定UOH2.4V，UOL0.4V。保保证证输输出出电电平平达达到到额额定定低低电电平平（0.3V）时时，允允许许输输入入最最高高电电平平的的最最小小值值，称称为为开开门门电电平平UON，一一般般UON1.8V。第11章11.4.1 11.4.1 TTL集成逻辑门电路集成逻辑门电路11.4 集成逻辑门电路 34 噪声容限噪声容限噪声容限噪声容限 噪声容限是描述逻辑门电路抗干扰能力的参数。噪声容限是描述逻辑门电路抗干扰能力的参数。低电平噪声容限低电平噪声容限低电平噪声容限低电平噪声容限是指在保证输出为高电平的前提下，允许叠加在输入低电平是指在保证输出为高电平的
29、前提下，允许叠加在输入低电平UIL上的最大正向干上的最大正向干扰电压。用扰电压。用UNL表示。即表示。即UNLUOFFUIL高电平噪声容限高电平噪声容限高电平噪声容限高电平噪声容限是指在保证输出为低电平的前提下，允许叠加在输入低电平是指在保证输出为低电平的前提下，允许叠加在输入低电平UIH上的最大正向干上的最大正向干扰电压。用扰电压。用UNH表示。即表示。即UNHUIHUON。第11章11.4.1 11.4.1 TTL集成逻辑门电路集成逻辑门电路11.4 集成逻辑门电路 输入短路电流输入短路电流输入短路电流输入短路电流当当输输入入电电压压为为零零时时，流流经经这这个个输输入入端端的的电电流流称
30、称为为输输入入短短路路电电流流。输输入入短短路路电电流流的的典典型型值值为为1.5m A。以同一型号的与非门作为负载时，一个与门能驱动同类与非门的最大数目，通常以同一型号的与非门作为负载时，一个与门能驱动同类与非门的最大数目，通常N8。扇出系数扇出系数扇出系数扇出系数N N35（1 1）TTL TTL 集电极开路门（集电极开路门（集电极开路门（集电极开路门（OCOC门）门）门）门）3.TTL门电路的其他类型门电路的其他类型ABYUCC（5V）RB1RC2VT1VT2VT34k1.6k1kYA&B第11章11.4.1 11.4.1 TTL集成逻辑门电路集成逻辑门电路11.4 集成逻辑门电路 36
31、实现线与实现线与实现线与实现线与OC门主要有以下几方面的应用门主要有以下几方面的应用在工程实践中，常常需要将在工程实践中，常常需要将输出端并联使用实现与逻辑输出端并联使用实现与逻辑功能，称为功能，称为线与线与线与线与。第11章11.4.1 11.4.1 TTL集成逻辑门电路集成逻辑门电路11.4 集成逻辑门电路 CDYABUCCRP37实现电平转换实现电平转换实现电平转换实现电平转换用做驱动器用做驱动器用做驱动器用做驱动器 UoAB10VAB5V第11章11.4.1 11.4.1 TTL集成逻辑门电路集成逻辑门电路11.4 集成逻辑门电路 38（2 2）三态输出门）三态输出门）三态输出门）三态
32、输出门 三态门除具有输出高、低电平两种状态外，还能输出高阻状态。三态门除具有输出高、低电平两种状态外，还能输出高阻状态。YA&BENYA&BEN高电平有效的三态门高电平有效的三态门 低电平有效的三态门低电平有效的三态门 第11章11.4.1 11.4.1 TTL集成逻辑门电路集成逻辑门电路11.4 集成逻辑门电路 三态门的应用三态门的应用 单向总线单向总线 双向总线双向总线 A&BENEN1G1A&BENEN2G2A&BENEN3G3总线总线DI1ENEN1EN总线总线DO391.CMOS逻辑门电路的系列逻辑门电路的系列工作频率得到了进一步的提高，同时保持了工作频率得到了进一步的提高，同时保持
33、了CMOS超低功耗的特点。超低功耗的特点。基本的基本的CMOS4000系列系列高速的高速的CMOSHC（HCT）系列）系列先进的先进的CMOSAC（ACT）系列）系列具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十低，平均传输延迟时间为几十ns，最高工作频率小于，最高工作频率小于5MHz。提高了工作速度，平均传输延迟时间小于提高了工作速度，平均传输延迟时间小于10ns，最高工作频率可达，最高工作频率可达50MHz。HC系列系列的电源电压范围为的电源电压范围为26V。HC
34、T系列的主要特点是与系列的主要特点是与TTL器件电压兼容，它的电源电器件电压兼容，它的电源电压范围为压范围为4.55.5V。第11章11.4.2 11.4.2 CMOS集成逻辑门电路集成逻辑门电路 11.4 集成逻辑门电路 402.CMOS逻辑门电路的主要参数逻辑门电路的主要参数输出高电平输出高电平输出高电平输出高电平U UOHOH与输出低电平与输出低电平与输出低电平与输出低电平U UOLOL抗干扰容限抗干扰容限抗干扰容限抗干扰容限UOH的理论值为电源电压的理论值为电源电压UDD，UOH（min）=0.9UDD；UOL的理论值为的理论值为0V，UOL（max）=0.01UDD。所。所以以CMO
35、S门电路的逻辑摆幅较大，接近电源电压门电路的逻辑摆幅较大，接近电源电压UDD值。值。CMOS非门的高、低电平噪声容限均达非门的高、低电平噪声容限均达0.45UDD。其他。其他CMOS门电路的噪声容限一般也大于门电路的噪声容限一般也大于0.3UDD。第11章11.4.2 11.4.2 CMOS集成逻辑门电路集成逻辑门电路 11.4 集成逻辑门电路 扇出系数扇出系数扇出系数扇出系数其扇出系数很大，一般额定扇出系数可达其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动。但必须指出的是，扇出系数是指驱动CMOS电路的个电路的个数，若就灌电流负载能力和拉电流负载能力而言，数，若就
36、灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于电路远远低于TTL电路电路41组合逻辑组合逻辑电路电路逻辑函数式逻辑函数式最简函数式最简函数式真值表真值表逻辑功能逻辑功能第11章11.5.1 11.5.1 组合逻辑电路分析组合逻辑电路分析 11.5 组合逻辑电路分析与设计【例例】分析该电路的逻辑功能。分析该电路的逻辑功能。=1ABCYY1=142写出逻辑函数式写出逻辑函数式写出逻辑函数式写出逻辑函数式第11章11.5.1 11.5.1 组合逻辑电路分析组合逻辑电路分析 11.5 组合逻辑电路分析与设计由表达式列出真值表由表达式列出真值表由表达式列出真值表由表达式列出真值表分析逻辑功能分
37、析逻辑功能分析逻辑功能分析逻辑功能在输入在输入A、B、C三个变量中，有奇数三个变量中，有奇数个个1时，输出时，输出Y为为1，否则，否则Y为为0。因此，。因此，图图11-19所示电路为三位判奇电路，又所示电路为三位判奇电路，又称为奇校验电路。称为奇校验电路。输输 入入输输 出出ABCY0000111100110011010101010110100143分析设计要求列真值表分析设计要求列真值表由真值表写由真值表写逻辑函数式逻辑函数式化简化简画出逻辑图画出逻辑图第11章11.5.2 11.5.2 组合逻辑电路设计组合逻辑电路设计 11.5 组合逻辑电路分析与设计【例例】设计一个设计一个A、B、C三人
38、表决电路。当表决某个提案时，多数人三人表决电路。当表决某个提案时，多数人同意，提案通过，同时同意，提案通过，同时A具有否决权。具有否决权。设设A、B、C三个人表决三个人表决同意同意同意同意提案时用提案时用1 1表示，表示，不同意不同意不同意不同意时用时用0 0表示；表示；Y为表决结果，为表决结果，提案通过用提案通过用提案通过用提案通过用1 1表示，表示，不通过用不通过用不通过用不通过用0 0表示，同时还应考虑表示，同时还应考虑A具有否决权。具有否决权。44输输 入入输输 出出ABCY00001111001100110101010100000111真值表真值表真值表真值表写出逻辑函数式写出逻辑函
39、数式写出逻辑函数式写出逻辑函数式化简化简 画逻辑图画逻辑图画逻辑图画逻辑图&CY&AB&第11章11.5.2 11.5.2 组合逻辑电路设计组合逻辑电路设计 11.5 组合逻辑电路分析与设计45S1S2S0S3S4S5S6S7S8S9UCC1k101第11章11.6.1 11.6.1 键控键控8421BCD8421BCD码编码器码编码器11.6 编码器46真值表真值表真值表真值表 输输 入入输输 出出 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 1
40、1 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 10 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 1第11章11.6.1 11.6.1 键控键控8421BCD8421BCD码编码器码编码器11.6
41、编码器由真值表写出各输出的逻辑表达式由真值表写出各输出的逻辑表达式由真值表写出各输出的逻辑表达式由真值表写出各输出的逻辑表达式47 用用n位二进制代码对位二进制代码对2n个信号进行编码的电路称为个信号进行编码的电路称为二进制编码器二进制编码器二进制编码器二进制编码器。3位二进制编码器有位二进制编码器有8个输入端个输入端3个输出端，所以常称为个输出端，所以常称为8 8线线线线33线编码器线编码器线编码器线编码器，第11章11.6.2 11.6.2 二进制编码器二进制编码器11.6 编码器逻辑表达式为逻辑表达式为逻辑表达式为逻辑表达式为 真值表真值表真值表真值表 输输 入入输输 出出 I0 I1
42、I2 I3 I4 I5 I6 I7 A2 A1 A01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 148电路电路电路电路 第11章11.6.2 11.6.2 二进制编码器二进制编码器11.6 编码器A2&A0A111111111I7I6I5I4I3I2I0I149输输 入入 输输 出出 EI I0 I1 I2 I3 I4 I5
43、 I6 I7Y2 Y1 Y0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 10 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1使能输入端，低电使能输入端，低电平有效平有效优先顺序为优先顺序为I7I0编码器的工作标志，低编码器的工作标志，低电平有效电平有效使能输出端，使能输出端，高电平有效高电平有效第11章1
44、1.6.3 11.6.3 优先编码器优先编码器11.6 编码器50译码器译码器：将输入代码转换成特定的输出信号。：将输入代码转换成特定的输出信号。假设译码器有假设译码器有n个输入信号和个输入信号和N个输出信号，如果个输出信号，如果N=2n，就称为，就称为全译码器全译码器全译码器全译码器，常见的全译码器有，常见的全译码器有2线线4线译码器、线译码器、3线线8线译码器、线译码器、4线线16线译码器等。线译码器等。如果如果N2n，称为，称为部分译码器部分译码器部分译码器部分译码器。如二一十进制译码器（也称作。如二一十进制译码器（也称作4线线10线译码器）等。线译码器）等。第11章11.7.1 11.
45、7.1 译码器译码器11.7 译码器和数字显示 输出函数表达式输出函数表达式输出函数表达式输出函数表达式功能表功能表功能表功能表2线线4线译码器线译码器 输输 入入输输 出出 EI A B Y0 Y1 Y2 Y3 1 0 0 00 0 1 0 1 0 0 1 11 1 1 10 1 1 11 0 1 11 1 0 11 1 1 051第11章11.7.1 11.7.1 译码器译码器11.7 译码器和数字显示 111ABEI&Y3Y2Y1Y0逻辑图逻辑图逻辑图逻辑图527413874138是一种典型的二进制译码器是一种典型的二进制译码器是一种典型的二进制译码器是一种典型的二进制译码器 输输 入入
46、输输 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0第1
47、1章11.7.1 11.7.1 译码器译码器11.7 译码器和数字显示 G1、G2A和和G2B为使能输入端为使能输入端 53将两片将两片将两片将两片7413874138扩展为扩展为扩展为扩展为4 4线线线线1616线译码器线译码器线译码器线译码器第11章11.7.1 11.7.1 译码器译码器11.7 译码器和数字显示 G1G2AG2B74138(2)74138(1)12AA01A3AEG1G2AG2BA0A1A2A0A1A2Y3Y2Y1Y0Y7Y6Y5Y4Y3Y2Y1Y0Y7Y6Y5Y4Y3Y2Y1Y0Y7Y6Y5Y4Y11Y10Y9Y8Y15Y14Y13Y1254 能够显示数字、字母或符号
48、的器件称为能够显示数字、字母或符号的器件称为数字显示器数字显示器。能把数字量翻译成数字显示器所能识别的信号的译码器称为能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器数字显示译码器。按按发光物质发光物质发光物质发光物质分，有半导体显示器，、荧光显示器、分，有半导体显示器，、荧光显示器、液晶显示器、气体放电管显示器等。液晶显示器、气体放电管显示器等。按按显示方式显示方式显示方式显示方式分，有字型重叠式、点阵式、分段式等。分，有字型重叠式、点阵式、分段式等。第11章11.7.2 11.7.2 数字显示译码器数字显示译码器11.7 译码器和数字显示 七段数字显示器七段数字显示器fa
49、bcdegDPdc DPCOMegbaCOMf55灭灯输入灭灯输入BI/RBOBI/RBO是特殊控制端，有时是特殊控制端，有时作为输入，有时作为输出。作为输入，有时作为输出。当当BI/RBO作输入使用且作输入使用且BI0时，无论其它输入端是什么时，无论其它输入端是什么电平，所有各段输入电平，所有各段输入ag均均为为0，所以字形熄灭。，所以字形熄灭。b c dagfe7448LTRBI BI/RBOA3A2A1A0试灯输入试灯输入LT当当LT0时，时，BI/RBO是输是输出端，且出端，且RBO1，此时，此时无论其它输入端是什么状无论其它输入端是什么状态，所有各段输出态，所有各段输出ag均均为为1
50、,显示字形显示字形8。该输入。该输入端常用于检查端常用于检查7488本身及本身及显示器的好坏。显示器的好坏。七段显示译码器七段显示译码器7448第11章11.7.2 11.7.2 数字显示译码器数字显示译码器11.7 译码器和数字显示 动态灭零输入动态灭零输入RBI当当LT1，RBI0且输入代码且输入代码DCBA0000时，各时，各段输出段输出ag均为低电平，相应的字形均为低电平，相应的字形0，熄灭，故，熄灭，故称称“灭零灭零”。利用。利用LT=1与与RBI=0可以实现某一位可以实现某一位的的“消隐消隐”。此时。此时BI/RBO是输出端，且是输出端，且RBO=0。动态灭零输出动态灭零输出RBO