《计算机组成课件(精品).ppt》由会员分享，可在线阅读，更多相关《计算机组成课件(精品).ppt（141页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计计算机组成原理算机组成原理第第5 5章章 存储系统和结构存储系统和结构主要内容主要内容5.1存储系统概述存储系统概述5.2主存储器主存储器的组织的组织5.3 半导体存储器半导体存储器5.4主存储器的连接与控制主存储器的连接与控制5.5多体交叉存储器多体交叉存储器5.6高速缓冲存储器高速缓冲存储器5.7虚拟存储器虚拟存储器本章知识线索本章知识线索基本记忆单元基本记忆单元存储芯片结构存储芯片结构主存储器的连接控制主存储器的连接控制提高主存性能：并行主存系统、提高主存性能：并行主存系统、cachecache、虚拟存储系统、虚拟存储系统、5.15.1存存储储系系统统组组成成5.1.1 存储器分类存储
2、器分类1.按存储器在计算机系统中的作用分类按存储器在计算机系统中的作用分类 高速缓冲存储器高速缓冲存储器 用来存放正在执行的程序段和数据，以便用来存放正在执行的程序段和数据，以便CPU高高速地使用它们。速地使用它们。主存储器主存储器 用来存放计算机运行期间所需要的程序和数据，用来存放计算机运行期间所需要的程序和数据，CPU可直接随机地进行读写访问。可直接随机地进行读写访问。辅助存储器辅助存储器 用来存放当前暂不参与运行的程序和数据，以及用来存放当前暂不参与运行的程序和数据，以及一些需要永久性保存的信息。一些需要永久性保存的信息。CPU不能直接访问它。不能直接访问它。2.按存取方式分类按存取方式
3、分类随机存取存储器随机存取存储器RAM：CPU可以对可以对RAM单元的单元的内容随机地读写访问。对任何一个存储单元的读写内容随机地读写访问。对任何一个存储单元的读写时间是一样的，即时间是一样的，即存取时间是相同的存取时间是相同的。只读存储器只读存储器ROM ROM存储器的内容只能随机读出而不能写入。存储器的内容只能随机读出而不能写入。顺序存取存储器顺序存取存储器SAMSAMSAMSAM的内容只能按某种顺序存取，存取时间与信息的内容只能按某种顺序存取，存取时间与信息在存储体上的物理位置有关。如磁带。在存储体上的物理位置有关。如磁带。直接存取存储器直接存取存储器DAMDAM信息的存需要两步逻辑操作
4、：第一步直接指向整个信息的存需要两步逻辑操作：第一步直接指向整个存储器中的某个小区域（如磁盘上的磁道），第二存储器中的某个小区域（如磁盘上的磁道），第二步在小区域内顺序检索或等待，直至找到目的地后步在小区域内顺序检索或等待，直至找到目的地后再进行读写操作。再进行读写操作。3.按存储介质分类按存储介质分类（1）半导体存储器）半导体存储器 采用半导体器件制造的存储器，如内存采用半导体器件制造的存储器，如内存（2）磁表面存储器）磁表面存储器利用磁层存储信息，常见的有磁盘、磁带利用磁层存储信息，常见的有磁盘、磁带等。等。（3）光存储器）光存储器 采用激光技术控制访问的存储器，如采用激光技术控制访问的存
5、储器，如CD-ROM（只读光盘）、（只读光盘）、MO（可读可写光盘）。（可读可写光盘）。4.按信息的可保存性分类按信息的可保存性分类断电后，存储信息即消失的存储器，称易失断电后，存储信息即消失的存储器，称易失性存储器。性存储器。RAM断电后信息仍然保存的存储器，称非易失性断电后信息仍然保存的存储器，称非易失性存储器存储器。ROM 5.1.2 存储系统的层次结构存储系统的层次结构5.1.2 主存储器的主要技术指标主存储器的主要技术指标1.存储容量存储容量 存储容量是指存储容量是指主存所能容纳的二进制信主存所能容纳的二进制信息总量息总量。以字节数来表示，如：以字节数来表示，如：128K字节（字节（
6、128KB）。）。存储字数与其字长的乘积来表示：存储字数与其字长的乘积来表示：如某计算如某计算机的容量为机的容量为64K16，表示它有，表示它有64K个字，每个字，每个字的字长为个字的字长为16位。位。2.存取速度存取速度 存取时间存取时间Ta 存取时间又称为访问时间或读存取时间又称为访问时间或读/写时间，写时间，它是指它是指从启动一次存储器操作到完成该操作从启动一次存储器操作到完成该操作所经历的时间所经历的时间。存取周期存取周期Tm是指是指连续两次访问存储器操作之间所需要的最连续两次访问存储器操作之间所需要的最短时间短时间。显显然，一般情况下，然，一般情况下，Tm Ta。这这是因是因为对为对
7、任何任何一种存一种存储储器，在器，在读读写操作之后，写操作之后，总总要有一段要有一段恢复内部状恢复内部状态态的复原的复原时间时间。5.2主存储器的组织主存储器的组织5.2.1主存储器基本结构主存储器基本结构主存储器芯片通常由存储体、地址译码驱动电路、主存储器芯片通常由存储体、地址译码驱动电路、I/O和读写电路组成。和读写电路组成。存储体存储体地址线地址线读读/写控制线写控制线I/O地地址址译译码码驱驱动动和和读读写写电电路路数据线数据线存储体：存储体：存储单元的集合，存储单元又是由若干存储单元的集合，存储单元又是由若干个有序排列的记忆单元组成的。程序和数据都存个有序排列的记忆单元组成的。程序和
8、数据都存放在存储体中，它是存储器的核心。放在存储体中，它是存储器的核心。地址译码驱动电路：地址译码驱动电路：包含译码器和驱动器两部分。包含译码器和驱动器两部分。译码器将对地址总线输入的地址码进行译码，以译码器将对地址总线输入的地址码进行译码，以选中某一单元。选中某一单元。读、写电路读、写电路，完成对被选中单元的读、写操作。，完成对被选中单元的读、写操作。读读/写操作要在控制器的控制下进行。存储器芯片写操作要在控制器的控制下进行。存储器芯片中的控制电路，接收到来自控制器的读中的控制电路，接收到来自控制器的读/写命令写命令R/W，实现正确的读，实现正确的读/写操作。写操作。5.2.2主存储器的存储
9、单元主存储器的存储单元位：位：是二进制数的最基本单位。是二进制数的最基本单位。存储字存储字：由若干二进制位组成，作为一个整体：由若干二进制位组成，作为一个整体存入或取出。存入或取出。存储单元：存储单元：存放存储字或存储字节的主存空间。存放存储字或存储字节的主存空间。存储单元地址：存储单元地址：编址单位：编址单位：例例1.1.某计算机字长某计算机字长3232位，其存储容量为位，其存储容量为64MB64MB，若按字编址，它的存储系统的地，若按字编址，它的存储系统的地址线至少需要多少条？若按字节编址，它址线至少需要多少条？若按字节编址，它的存储系统的地址线至少需要多少条？的存储系统的地址线至少需要多
10、少条？解析：按字编址，即每一个字分配一个存储解析：按字编址，即每一个字分配一个存储器地址，则地址数器地址，则地址数=64MB/4B=16M=64MB/4B=16M 16M=2 16M=24 4222020=224=224所以地址位数为所以地址位数为2424位位 若按字节编址，即每一个字节分配一个存若按字节编址，即每一个字节分配一个存储器地址，则地址数储器地址，则地址数=64MB/1B=64M=64MB/1B=64M 所以地址位数为所以地址位数为2626位位小端方式和大端方式小端方式和大端方式低端方案低端方案:一个字的低字一个字的低字节节存存储储于低地址。字于低地址。字地址等于最低字地址等于最低
11、字节节地址。地址。高端方案：一个字的高字高端方案：一个字的高字节节存存储储于低地址。于低地址。字地址等于最高字字地址等于最高字节节地址。地址。04200 000144 1008910115672312 01035字地址字地址字节地址字节地址000 001 010 0110000010010005.2.4 不同不同长长度的数据在主存度的数据在主存储储器中存放方法器中存放方法 在字在字节编节编址的情况下，址的情况下，假设假设，存存储储字字为为64位位（8个字个字节节），数据有四种不同），数据有四种不同长长度，它度，它们们分分别别是字是字节节（8位）、半字（位）、半字（16位）、位）、单单字字（32
12、位）和双字（位）和双字（64位）。位）。字字节节半半字字单单字字双双字字例如：一批数据，它们依次为：字节、半字、双字、例如：一批数据，它们依次为：字节、半字、双字、单字、半字、单字、字节、单字。在存储器中存放的单字、半字、单字、字节、单字。在存储器中存放的方法有三种形式。方法有三种形式。不浪费存储器资源的存放方法不浪费存储器资源的存放方法 四种不同长度的数据一个紧接着一个存放。四种不同长度的数据一个紧接着一个存放。存在的问题是：当访问的信息跨越两个存储单元时，存在的问题是：当访问的信息跨越两个存储单元时，存储器的工作速度降低了一倍，而且读写控制比较复存储器的工作速度降低了一倍，而且读写控制比较
13、复杂。杂。存储字存储字64位（位（8个字节）个字节）存储字存储字64位（位（8个字节）个字节）从存储字的起始位置开始存放的方法。从存储字的起始位置开始存放的方法。从存储字的起始位置开始存放，而空余部分从存储字的起始位置开始存放，而空余部分不用。不用。优点是：无论访问一个字节、半字、单字或优点是：无论访问一个字节、半字、单字或双字都可以在一个存储周期内完成，读写双字都可以在一个存储周期内完成，读写数据的控制比较简单。数据的控制比较简单。缺点是：浪费了宝贵的存储器资源。缺点是：浪费了宝贵的存储器资源。存储字存储字64位（位（8个字节）个字节）0181624329172533210183111941
14、220513216142271523263427283635293730313938折中方法折中方法 此方法规定，双字地址的最末三个二进制位必须此方法规定，双字地址的最末三个二进制位必须为为000（8的整数倍），单字地址的最末两位必须为的整数倍），单字地址的最末两位必须为00，半字地址的最末一位必须为，半字地址的最末一位必须为0。它能够保证无论访。它能够保证无论访问双字、单字、半字或字节，都在一个存取周期内完问双字、单字、半字或字节，都在一个存取周期内完成，尽管存储器资源仍然有浪费，但是浪费比第成，尽管存储器资源仍然有浪费，但是浪费比第2种种存放方法要少得多。存放方法要少得多。5.3半导体随机
15、存储器和只读存储器半导体随机存储器和只读存储器5.3.1 RAM的基本记忆单元的基本记忆单元记忆单元：存放一个二进制位的物理器件，采记忆单元：存放一个二进制位的物理器件，采用用MOS器件构成。器件构成。MOS型存储器根据记忆单元的结构可分为：型存储器根据记忆单元的结构可分为：静态静态RAM：只要不掉电信息不会丢失：只要不掉电信息不会丢失；动态动态RAM，即，即DRAM，不掉电的情况下信息，不掉电的情况下信息也会丢失，也会丢失，。1.1.六管静态六管静态MOSMOS记忆记忆单元电路单元电路静态RAM是利用双稳态触发器来记忆信息的。六管静态MOS记忆单元电路2.单管动态记忆单元电路单管动态记忆单元
16、电路 单管动态记忆单元由一单管动态记忆单元由一个个MOS管管T1和一个存储电容和一个存储电容C构成。依靠电容上存储电荷来构成。依靠电容上存储电荷来存储信息。存储信息。单管动态记忆单元是单管动态记忆单元是破坏性读破坏性读出出，即当读操作完毕，存储电，即当读操作完毕，存储电容容C上的电荷已被泄放完，必上的电荷已被泄放完，必须采取重写（再生）的措施。须采取重写（再生）的措施。电容存在放电回路电容存在放电回路T字线C位线C0字线字线字线信号由地址译码字线信号由地址译码得到，为得到，为1时，门打开时，门打开信息读出到位线（数信息读出到位线（数据线）据线）5.3.2RAM芯片芯片1.芯片的外部引脚芯片的外
17、部引脚地址线：地址线：地址线是单向输入的，其数目与芯片容量有地址线是单向输入的，其数目与芯片容量有关。如某存储芯片地址线有关。如某存储芯片地址线有10根，表明内部有根，表明内部有1024个存储单元。个存储单元。数据线：数据线：数据线是双向的，既可输入，也可输出，其数据线是双向的，既可输入，也可输出，其数目与数据位数有关。如某存储芯片数据线有数目与数据位数有关。如某存储芯片数据线有4根，根，表明每个存储单元可以同时提供表明每个存储单元可以同时提供4位二进制。位二进制。则该芯片的容量可以表示为则该芯片的容量可以表示为10244；又如某芯片容量；又如某芯片容量为为64K1时，则地址线有时，则地址线有
18、16根，数据线只有根，数据线只有1根。根。控制线：控制线：主要有主要有读读/写控制写控制线（或写允许线）和线（或写允许线）和片选片选线线两种，读两种，读/写控制线是用来决定芯片是进行读操作写控制线是用来决定芯片是进行读操作还是写操作的，片选线是用来决定该芯片是否被选还是写操作的，片选线是用来决定该芯片是否被选中的。中的。2.2.片内存储单元结构片内存储单元结构字结构字结构位结构位结构3.片内译码结构片内译码结构字结构、单译码方式位结构、双译码方式上节回顾上节回顾1.主存储器的技术指标有（），（）。2.（）以双稳态触发器构成基本记忆单元，只要不掉电信息不会丢失，（）以电容存储信息，不掉电的情况下
19、信息也会丢失。3.（）需要定时刷新4.有一静态RAM存储器，其地址线有12根为A11A0，数据线有8根为D7D0，它的存储容量为（）5.存储容量为10248位的RAM有（）根地址线?（）根位线?6.广泛使用的 SRAM 和 DRAM 都是半导体（）存储器。前者的速度比后者快，（）不如后者高。它们的共同缺点是断电后（）保存信息。答：随机读写、集成度、不能。下面是关于存储器的描述，请选出正确的叙述下面是关于存储器的描述，请选出正确的叙述（1）CPU访问存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需的时间越长。（2）因为动态存储器是破坏性读出，因此必须不断的刷新。（3）随机存储器（
20、RAM）中的任何一个单元都可以随机访问（4）ROM中的任何一个单元不能随机访问。（5）计算机的主存是由RAM和ROM两种半导体存储器组成的。（6）CPU可以直接访问主存，而不能直接访问辅存。（7）外（辅）存比主存的存储容量大、存取速度快。（8）动态RAM和静态RAM都是易失性半导体存储器。（9）和静态存储器相比，动态存储器的工作速度较慢，但功耗较低、集成度较高，因而常用于主存储器。RAM芯片芯片的外部引脚1.芯片芯片地址线：地址线：地址线是单向输入的，其数目与芯片地址线是单向输入的，其数目与芯片容量有关。如某存储芯片地址线有容量有关。如某存储芯片地址线有10根，表明内部根，表明内部有有1024
21、个存储单元。个存储单元。数据线：数据线：数据线是双向的，既可输入，也可输出，其数据线是双向的，既可输入，也可输出，其数目与数据位数有关。如某存储芯片数据线有数目与数据位数有关。如某存储芯片数据线有4根，根，表明每个存储单元可以同时提供表明每个存储单元可以同时提供4位二进制。位二进制。则该芯片的容量可以表示为则该芯片的容量可以表示为10244；又如某芯片容量；又如某芯片容量为为64K1时，则地址线有时，则地址线有16根，数据线只有根，数据线只有1根。根。控制线：控制线：主要有主要有读读/写控制写控制线（或写允许线）和线（或写允许线）和片选片选线线两种，读两种，读/写控制线是用来决定芯片是进行读操
22、作写控制线是用来决定芯片是进行读操作还是写操作的，片选线是用来决定该芯片是否被选还是写操作的，片选线是用来决定该芯片是否被选中的。中的。4.RAM芯片举例芯片举例（1）静态）静态RAM Intel 2114 存储容量为存储容量为1K4地址总线地址总线10位（位（A0A9）4条数据线（条数据线（I/O1I/O4）。）。WE：写允许信号：写允许信号CS：片选信号：片选信号（2）动态动态RAM芯片芯片Intel4164 4164的存的存储储容量容量为为64K1，其其地址地址线线引脚只有引脚只有8条（条（A7 A0），需），需分分时时复复用。用。一条数据一条数据线线读读写控制写控制线线WE当当WE为高
23、电平（读）时，数据读出，当为高电平（读）时，数据读出，当WE为低电平（写）时，数据写入到指定的单元为低电平（写）时，数据写入到指定的单元中。中。RAS CAS5.3.3动态动态RAM的刷新的刷新刷新间隔刷新间隔为了维持动态记忆单元的存储信息，每隔一为了维持动态记忆单元的存储信息，每隔一定时间必须对存储体中的所有记忆单元的定时间必须对存储体中的所有记忆单元的栅极电容补充电荷，这个过程就是刷新。栅极电容补充电荷，这个过程就是刷新。一般选定一般选定MOS型动态存储器允许的最大刷新型动态存储器允许的最大刷新间隔为间隔为2ms，也就是说，应在，也就是说，应在2ms内，将全内，将全部存储体刷新一遍。部存储
24、体刷新一遍。注意：注意：刷新是按行进行的刷新是按行进行的刷新是执行假读操作，所以每刷新一行占用一个存取刷新是执行假读操作，所以每刷新一行占用一个存取周期。周期。例如，对具有例如，对具有1024个记忆单元（排列成个记忆单元（排列成3232矩阵）的矩阵）的存储芯片进行刷新，存取周期为存储芯片进行刷新，存取周期为500ns（0.5 s）。）。32行行32列列刷新方式刷新方式（1）集中刷新方式）集中刷新方式 在允许的最大刷新间隔内，按照存储芯在允许的最大刷新间隔内，按照存储芯片容量的大小集中安排若干个刷新周期，刷片容量的大小集中安排若干个刷新周期，刷新时停止读写操作。新时停止读写操作。刷新时间刷新时间
25、=存储体矩阵行数存储体矩阵行数刷新周期刷新周期 这里刷新周期是指刷新一行所需要的时这里刷新周期是指刷新一行所需要的时间。间。在最大刷新间隔在最大刷新间隔2ms内共可以安排内共可以安排4000个存取周期，个存取周期，从从03967个周期内进行读个周期内进行读/写操作，而从写操作，而从39683999这这最后最后32个周期集中安排刷新操作。个周期集中安排刷新操作。刷新间隔（刷新间隔（2 ms）读读/写操作写操作刷新刷新013967396839993968个周期（个周期（1984 s）32个周期（个周期（16 s）集中刷新方式的优点是读集中刷新方式的优点是读/写操作时不受刷新工作的写操作时不受刷新工
26、作的影响，因此系统的存取速度比较高。缺点是在集中刷新影响，因此系统的存取速度比较高。缺点是在集中刷新期间必须停止读期间必须停止读/写，这一段时间称为写，这一段时间称为“死区死区”，而且存，而且存储容量越大，死区就越长。储容量越大，死区就越长。（2）分散刷新方式）分散刷新方式 分散刷新是指把刷新操作分散到每个存取周期内分散刷新是指把刷新操作分散到每个存取周期内进行，此时系统的存取周期被分为两部分，前一部分进行，此时系统的存取周期被分为两部分，前一部分时间进行读时间进行读/写操作或保持，后一部分时间进行刷新写操作或保持，后一部分时间进行刷新操作。一个系统存取周期内刷新存储矩阵中的一行。操作。一个系
27、统存取周期内刷新存储矩阵中的一行。刷新间隔（刷新间隔（32 s）周期周期0周期周期1周期周期31读读/写写读读/写写读读/写写刷新刷新刷新刷新刷新刷新优优点：没有死区点：没有死区缺点：缺点：加加长长了系了系统统的存取周期，如存的存取周期，如存储储芯片的存芯片的存取周期取周期为为0.5s，则则系系统统的存取周期的存取周期应为应为1s，降低了整机的速度；降低了整机的速度；刷新刷新过过于于频频繁（本例中每繁（本例中每32s就重复刷新就重复刷新一遍），尤其是当存一遍），尤其是当存储储容量比容量比较较小的情况小的情况下，没有充分利用所允下，没有充分利用所允许许的最大刷新的最大刷新间间隔隔（2ms）。）。
28、（3）异步刷新方式）异步刷新方式把刷新操作平均分配到整个最大刷新间隔时间把刷新操作平均分配到整个最大刷新间隔时间内进行有：内进行有：相邻两行的刷新间隔相邻两行的刷新间隔=最大刷新间隔时间最大刷新间隔时间/行数行数 对于对于3232矩阵，在矩阵，在2ms内需要将内需要将32行刷行刷新一遍，所以相邻两行的刷新时间间隔新一遍，所以相邻两行的刷新时间间隔=2ms/32=62.5 s，即每隔，即每隔62.5 s安排一个刷安排一个刷新周期，在刷新时封锁读新周期，在刷新时封锁读/写。写。死区比集中刷新方式的死区小得多，死区比集中刷新方式的死区小得多，仅为仅为0.5s。这这样样可以避免使可以避免使CPU连续连
29、续等待等待过长过长的的时间时间，而且减少，而且减少了刷新次数，是比了刷新次数，是比较实较实用的一种刷新方式。用的一种刷新方式。刷新间隔（刷新间隔（2 ms）读读/写写读读/写写读读/写写刷新刷新刷新刷新刷新刷新62s0.5s62.5s62.5s刷新控制刷新控制当刷新请求和访存请求同时发生时，应优先进行刷新操作。当刷新请求和访存请求同时发生时，应优先进行刷新操作。MOS型动态型动态RAM的刷新要注意几个问题：的刷新要注意几个问题：刷新对刷新对CPU是透明的。是透明的。刷新通常是一行一行地进行的，每一行中各记忆单元同刷新通常是一行一行地进行的，每一行中各记忆单元同时被刷新，故刷新操作时仅需要行地址
30、，不需要列地址。时被刷新，故刷新操作时仅需要行地址，不需要列地址。刷新操作类似于读出操作。刷新操作类似于读出操作。因为所有芯片同时被刷新，所以在考虑刷新问题时，应因为所有芯片同时被刷新，所以在考虑刷新问题时，应当从单个芯片的存储容量着手，而不是从整个存储器的容当从单个芯片的存储容量着手，而不是从整个存储器的容量着手。量着手。例例2 2：有一个16K16位的存储器，由1K4位的DRAM芯片构成（芯片是6464结构）。问：（1）共需要多少RAM芯片？（2）若采用异步刷新方式，如单元刷新间隔不超过ms，则刷新信号周期是多少？解答：解答：存储器的总容量为16K16位=256K位，所以用RAM芯片为4K
31、位，故芯片总数为 256K位/4K位=64片。由于存储单元数为16K，故地址长度为14位（设A13A0）。芯片内单元数为1K则占用地址长度为10位（A9A0）。每一组16位（4片），共16组，组与组间译码采用 4：16译码。（2）采用异步刷方式，在2ms时间内分散地把芯片64行刷新一遍，故刷新信号的时间间隔为2ms/64=31.25s，即可取刷新信号周期为30s5.3.4 ROM的特点和结构的特点和结构 ROM：只读存储器：只读存储器1.掩膜式掩膜式ROM（MROM）它的内容是由半导体生产厂家按用户提出的要求它的内容是由半导体生产厂家按用户提出的要求在芯片的生产过程中直接写入的，写入后任何人都
32、无在芯片的生产过程中直接写入的，写入后任何人都无法改变其内容。法改变其内容。2.一次可编程一次可编程ROM（PROM）PROM芯片初始内容为全芯片初始内容为全“0”，PROM允许用户利允许用户利用专门的设备（编程器或写入器）写入自己的程序，用专门的设备（编程器或写入器）写入自己的程序，但一旦写入后便无法改变，因此它是一种一次性可编但一旦写入后便无法改变，因此它是一种一次性可编程的程的ROM。3.可擦除可编程可擦除可编程ROM（EPROM）ROM的内容可以由用户利用编程器写入，还可以多次的内容可以由用户利用编程器写入，还可以多次用特殊的方法擦除用特殊的方法擦除 UVEPROM（紫外线擦除）（紫外
33、线擦除）用紫外线灯进行擦除用紫外线灯进行擦除EEPROM（电擦除）在联机条件下用电气方法来进（电擦除）在联机条件下用电气方法来进行擦除的行擦除的擦出和写入时间长于读操作时间，因而属于只读存储擦出和写入时间长于读操作时间，因而属于只读存储器器4.闪速存储器（闪速存储器（flash memory）一种快擦写型存储器，它的主要特点是：既可一种快擦写型存储器，它的主要特点是：既可在不加电的情况下长期保存信息，又能在线进行快在不加电的情况下长期保存信息，又能在线进行快速擦除与重写，兼备了速擦除与重写，兼备了EEPROM和和RAM的优点。的优点。目前，大多数微机的主板采用闪速存储器来存目前，大多数微机的主
34、板采用闪速存储器来存储储BIOS（基本输入（基本输入/输出系统）程序。闪速存储器除输出系统）程序。闪速存储器除了具有了具有ROM的一般特性外，还有低电压改写的特点，的一般特性外，还有低电压改写的特点，便于用户自动升级便于用户自动升级BIOS5.3.5半导体存储器的封装半导体存储器的封装 双列直插封装：简称双列直插封装：简称双列直插封装：简称双列直插封装：简称DIPDIPDIPDIP。DIPDIPDIPDIP芯片的容量一般不芯片的容量一般不芯片的容量一般不芯片的容量一般不可能很大，如可能很大，如可能很大，如可能很大，如64646464K K K K1 1 1 1或或或或256256256256K
35、 K1 1的芯片。的芯片。内存条：实际上是一条焊有多片存储芯片的印刷内存条：实际上是一条焊有多片存储芯片的印刷内存条：实际上是一条焊有多片存储芯片的印刷内存条：实际上是一条焊有多片存储芯片的印刷电路板，插在主板内存插槽中，实现内存条与主电路板，插在主板内存插槽中，实现内存条与主电路板，插在主板内存插槽中，实现内存条与主电路板，插在主板内存插槽中，实现内存条与主板连接。板连接。板连接。板连接。SDRAMSDRAM内存条是内存条是168168个引脚，并且有两个缺口个引脚，并且有两个缺口 DDRDDR内存条有内存条有184184个引脚，金手指中也只有一个缺口个引脚，金手指中也只有一个缺口 5.4主存
36、储器的连接与控制主存储器的连接与控制5.4.1主存储器容量的扩展主存储器容量的扩展当单个存储芯片的容量不能满足系统要求时，当单个存储芯片的容量不能满足系统要求时，需多片组合起来以扩展字长（位扩展）或需多片组合起来以扩展字长（位扩展）或字数（字扩展）字数（字扩展）总容量总容量芯片容量芯片容量总片数总片数1.位扩展位扩展 位扩展：指只位扩展：指只在位数方向扩展在位数方向扩展（加大字长），（加大字长），而芯片的字数和存储器的字数是一致的。而芯片的字数和存储器的字数是一致的。如用如用64K1的的SRAM芯片组成芯片组成64k8的存储器，的存储器，需要需要8个芯片。个芯片。容量容量 地址地址 数据数据
37、存储器存储器 64K8 16 8 存储芯片存储芯片 64K1 16 164K8 芯片组 A15A0D7D0_CS_WE_CSA0A15D0D7_WE64K112345678I/OI/OI/OI/OI/OI/OI/OI/O.地地址址总总线线数数据据总总线线.连接方式：连接方式：将各存储芯片的地址线连接到地址总线低位；将各存储芯片的地址线连接到地址总线低位；各芯片的片选线和读各芯片的片选线和读/写线相应地并联；写线相应地并联；各芯片的数据线分别连接系统数据。各芯片的数据线分别连接系统数据。当当CPU访问该存储器时，其发出的地址和控制访问该存储器时，其发出的地址和控制信号同时传给信号同时传给8个芯片
38、，选中每个芯片的同一单元，个芯片，选中每个芯片的同一单元，其单元的内容被同时读至数据总线的相应位，或将数其单元的内容被同时读至数据总线的相应位，或将数据总线上的内容分别同时写入相应单元。据总线上的内容分别同时写入相应单元。D0D6D7D7 D0CSA15 A0WE64K164K164K12.字扩展字扩展字扩展：是指字扩展：是指仅在字数方向扩展，（单个芯仅在字数方向扩展，（单个芯片的存储单元数不足）而位数不变片的存储单元数不足）而位数不变。连接：连接：将各个芯片的地址线并联连接系统地址线的将各个芯片的地址线并联连接系统地址线的低位；低位；数据线、读数据线、读/写线并联连接到系统数据线；写线并联连
39、接到系统数据线；各个芯片的片选信号不能同时有效，片选信各个芯片的片选信号不能同时有效，片选信号由高位地址译码得到。号由高位地址译码得到。如用如用16K8的的SRAM组成组成64K8的存储器，需的存储器，需要要4个芯片。个芯片。容量容量 地址地址 数据数据 存储器存储器 64K8 16 8 存储芯片存储芯片 16K8 14 816K816K816K816K8_WE_CSD7D0A15A0A13A0A15A14_WE_WE_WE_WED7D0D7D0D7D0A13A0_CS_CS_CS_CSA13A0A13A0译码器_Y3_Y2_Y1_Y0.。A13A0D7D064K8 芯片组 A15A0D7D0
40、_CS_WED7 D0CS0A13 A0WE16K816K816K816K82:4译码器A14A15CS1CS2CS3用高用高位地位地址控址控制选制选择不择不同的同的芯片芯片在同一时间内四个芯片中只能有一个芯片被选中。在同一时间内四个芯片中只能有一个芯片被选中。四个芯片的地址分配如下：四个芯片的地址分配如下：第一片第一片 最低地址最低地址 0000H 最高地址最高地址 3FFFH 第二片第二片 最低地址最低地址 4000H 最高地址最高地址 7FFFH 第三片第三片 最低地址最低地址 8000H 最高地址最高地址 BFFFH 第四片第四片 最低地址最低地址 C000H 最高地址最高地址 FFF
41、FH对应的芯片对应的芯片 地址码地址码A A1515A A1414地址码地址码A13A13 A0A0芯片的地址范围芯片的地址范围 1 10 00 0全全0 0 全全1 10000H0000H3FFFH3FFFH2 20 10 1全全0 0 全全1 14000H4000H7FFFH7FFFH3 31 01 0全全0 0 全全1 18000H8000HBFFFHBFFFH4 41 11 1全全0 0 全全1 1C000HC000HFFFFHFFFFH译码器译码器译码器是一种译码器是一种多输入、多输出多输入、多输出的组合逻辑电路。的组合逻辑电路。功能：每输入一个二进制代码，在多个输出端中最功能：每输
42、入一个二进制代码，在多个输出端中最多只有一个有效。多只有一个有效。例例如如：74138有有6个个输输入入端端，其其中中A、B、C为为译译码码输输入入端端，E3、E2、E1为为使使能能端端，为为了了使使该该片片能能正正常常工作，其值依次是工作，其值依次是1、0、0。译码器X1X2XnF1F2Fm输入端输出端相关电路相关电路74LS138连接示例连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17A16A15若若A19A18A17A16A15输入输入“00101”，哪个输出端有效？，哪个输出端有效？若若A19A18A17A16A15输入输入“10101”，
43、哪个输出端有效？，哪个输出端有效？3.字和位同时扩展字和位同时扩展 当构成一个容量较大的存储器时，往往需要当构成一个容量较大的存储器时，往往需要在字数方向和位数方向上同时扩展在字数方向和位数方向上同时扩展。如用如用16K4的的SRAM组成组成64K8的存储器，需的存储器，需要要8个芯片。分成个芯片。分成4 4组，每组两片。组，每组两片。组内实现位扩展，组间实现字扩展组内实现位扩展，组间实现字扩展 容量容量 地址地址 数据数据 存储器存储器 64K8 16 8 存储芯片存储芯片 16K4 14 42:4译码器D7 D0A13 A0WED7 D4D3D016K416K416K416K416K416
44、K416K416K4CS0A14A15CS1CS2CS35.4.2片选信号的形成和存储芯片的地址分配片选信号的形成和存储芯片的地址分配存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/-M信号）和高位地址的译码选择（与系统的高位地址线相关联）存储容量扩充时如何用高位地址区分各个芯片？存储容量扩充时如何用高位地址区分各个芯片？实现片选的方法可分为三种：实现片选的方法可分为三种：即线选法即线选法全译码法全译码法部分译码法部分译码法（1）线选法）线选法只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一
45、个芯片（组）码，且每根负责选中一个芯片（组）构成简单，但地址空间严重浪费构成简单，但地址空间严重浪费会出现地址重复会出现地址重复一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用线选译码示例线选译码示例A14A12A0A13(1)2764(2)2764 CECE请看地址分析请看地址分析由于芯片的由于芯片的片选信号低片选信号低电平有效，电平有效，当某地址线当某地址线信息为信息为“0”时，时，就选中与之就选中与之对应的存储对应的存储芯片。芯片。线选译码示例线选译码示例地址分析地址分析12芯片A19 A1504000H05
46、FFFH02000H03FFFH全0全1全0全11 00 1一个可用地址A12A0A14 A13切记：切记：A14 A13“00”的情况不能出现，的情况不能出现，此时此时 00000H01FFFH 的地址将不能使用的地址将不能使用 全译码全译码所有的系统地址线均参与对存储单元所有的系统地址线均参与对存储单元的译码的译码低位地址线对芯片内各存储单元的译低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都采用全译码，每个存储单元的地址都是唯一的，不存在地址重复是唯
47、一的，不存在地址重复译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例全译码示例A19A18A17A15 A14A13A16CBAE3138 A12A0CEY6E2E1IO/-M2764请看地址分析请看地址分析1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A13全译码示例全译码示例地址分析地址分析 部分译码部分译码只有部分（高位）地址线参与对存只有部分（高位）地址线参与对存储芯片的译码储芯片的译码每个存储单元将对应多个地址（地每个存储单元将对应多个地址（地址重复），
48、需要选取一个可用地址址重复），需要选取一个可用地址可简化译码电路的设计可简化译码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3-E2-E1IO/-M-CE-CE-CE-CE-Y0-Y1-Y2-Y3请看地址分析请看地址分析部分译码示例部分译码示例地址分析地址分析1234芯片10101010A19 A1520000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH全0全1全0全1全0全1全0全100000
49、1010011一个可用地址A11A0A14 A12任一个存储单元，都对应有任一个存储单元，都对应有23个地址，这种一个地址，这种一个存储单元出现多个地址的现象称地址重叠。个存储单元出现多个地址的现象称地址重叠。5.4.3 CPU与主存储器的连接与读写控制与主存储器的连接与读写控制主存容量主存容量2k字字字长字长 n位位地址总线地址总线数据总线数据总线ReadWriteMFCk位位n位位CPUMDRMAR1.主存与主存与CPU的硬连接的硬连接有三组连线：有三组连线：地址总线（地址总线（AB）数据总线（数据总线（DB）控制总线（控制总线（CB）此时，我们把主存看作一个黑盒子，存储器此时，我们把主存
50、看作一个黑盒子，存储器地址寄存器（地址寄存器（MARMAR）和存储器数据寄存器）和存储器数据寄存器（MDRMDR）是主存和）是主存和CPUCPU之间的接口。之间的接口。MARMAR可可以接受来自程序计数器的指令地址或来自以接受来自程序计数器的指令地址或来自运算器的操作数地址，以确定要访问的单运算器的操作数地址，以确定要访问的单元。元。MDRMDR是向主存写入数据或从主存读出是向主存写入数据或从主存读出数据的缓冲部件。数据的缓冲部件。CPU对主存进行读对主存进行读/写操作时：写操作时：（1）首先）首先CPU在地址总线上给出地址信号在地址总线上给出地址信号（2）然后发出相应的读或写命令）然后发出相