《实验七8421码检测电路的设计.pdf》由会员分享，可在线阅读，更多相关《实验七8421码检测电路的设计.pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、-实验七实验七 84218421 码检测电路的设计码检测电路的设计一、实验目的一、实验目的1、了解检测电路的工作原理2、进一步掌握同步时序电路的设计方法二、实验仪器及器件二、实验仪器及器件实验仪器或器材实验仪器或器材数电实验箱万用表示波器74LS7374LS7474LS2074LS0074LS197数目数目11121121三、实验要求三、实验要求本实验要求一个 8421BCD 码串行输入检测电路。此电路是用来检测串行的8421 码传输过程中是否发生错误。假定 8421BCD 码传送过程中是由低位到高位串行输送，例如十进制2代码为 0010是按0、1、0、0 次序传送的。如果在传送过程中代码发生
2、错误，出现非法代码不在 0000 到 1001 之间的代码，则检测电路发生一脉冲信号。本实验所用触发器为 JK 触发器，要求自己设计、自己安装和测试。.z.-四、实验设计四、实验设计1、求原始状态转换图设电路输入为*，电路输出为F，当输入为非法码时输出为1，否则输出为0。假设起始状态 S0，从该状态开场根据输入是0 还是 1，将分别转换到两个不同的状态S1 和 S2，从S1和 S2 接收第二个码元，又根据是 0 还是 1 又各自转换到两个不同的新状态。然后再接收第三、第四码元。在接收第四个码元后，根据所接收的代码是否是非法码而确定其输出是否是1，并回到初始状态 S0，准备承受新的一组码组。于是
3、可以得到下面的原始状态转换图：2、状态化简如果两个状态，在一样的*输入下，其下一个状态与输出 F 均一样，则就可以将这样的两个状态合并。通过这样的方法就可以实现状态的化简。化简得.z.-3、分配方案即 A=000、B=010、C=011、D=001、E=101、F=1004、由状态转换表可得次态图5、由次态图求各触发器的状态方程和驱动方程综上，可以得到：最终，使用 proteus 获得其逻辑图如下：模拟之后的波形如下自上到下依次为CP、F、Qc：五、实验步骤五、实验步骤1、静态测试：测试时注意：1每次测试试都应该从初始状态开场即从A 状态开场。2码组的输入从低位开场如检测1011 则输入顺序为
4、 1101。3每输入一个码元即将*所连接的模拟开关放置相应的状态。再输入一个脉冲。故检测一组码元要四个脉冲。4观察检测电路输出状态是否是按状态转换表变化。在实际实验中，通过连接电路，逐一验证了该设计电路的正确性。2、动态检测：将 74LS197 的 Qc 与*相连接，时钟脉冲由 CPA输入，QA连接 CPB，由 QA，QB，QC，和 QD输出十六进制计数器。观察CP、F和 QC波形。实验获得的波形如以下图所示D8，D9，D10 分别为 CP、F、Qc：六、实验总结与心得体会六、实验总结与心得体会这一次的实验并不算难，在设计的时候很快就找到了思路，顺利地设计完成了。但是在具体.z.-实验的时候还是碰到了一些问题的。首先实验的时候，逻辑分析仪是有问题的，电路板上的电路组合情况换了，但是逻辑分析仪的显示没有能够变化。这导致我在发现问题的时候比较困难。而在电路板上做实验的时候，感觉产生的波形与预期还是有差异的，后来才想起要把各个器件的清零端接到开关上，这样可以先对他们清零，才能有一个适宜的初始状态。这样做了之后，逻辑分析仪还是旧的显示，不知道正确与否，于是换了一个逻辑分析仪，然后波形就是符合预期的了。这样就完成了这个实验。.z.