第ARM硬件平台设计.pptx

《第ARM硬件平台设计.pptx》由会员分享，可在线阅读，更多相关《第ARM硬件平台设计.pptx（69页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、会计学1第第 ARM硬件平台设计硬件平台设计(shj)第一页，共69页。2嵌入式系统嵌入式系统(xtng)(xtng)的软硬件框的软硬件框架架嵌入式系统(xtng)简介LED、LCD、触摸屏、鼠标、键盘(jinpn)等Linux、uCLinux、uC/OS-II、WINDOWS CE等第1页/共69页第二页，共69页。3嵌入式系统嵌入式系统(xtng)(xtng)的开发步骤的开发步骤嵌入式系统(xtng)体系结构设计第2页/共69页第三页，共69页。4嵌入式系统嵌入式系统(xtng)(xtng)的开发步骤的开发步骤q系统需求分析：确定设计任务和目标，并提炼出设计规格说明书，作为正式设计指导系统

2、需求分析：确定设计任务和目标，并提炼出设计规格说明书，作为正式设计指导(zhdo)(zhdo)和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、成本、功耗、体积、重量等因素。和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、成本、功耗、体积、重量等因素。嵌入式系统(xtng)体系结构设计q体系结构设计：描述系统如何实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的

3、体系结构是设计成功与否的关键。体系结构设计：描述系统如何实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的体系结构是设计成功与否的关键。第3页/共69页第四页，共69页。5嵌入式系统的开发嵌入式系统的开发(kif)(kif)步骤步骤嵌入式系统(xtng)体系结构设计q硬件硬件/软件软件(run jin)(run jin)协同设计：基于体系结构，对系统的软件协同设计：基于体系结构，对系统的软件(run jin)(run jin)、硬件进行详细设计。为了缩短产品开发周期，设计往往是并行的。、硬件进行详细设计。为了缩短产品开发周期，设计往往是并行的。

4、q系统集成：把系统的软件、硬件和执行装置集成在一起，进行调试，发现并改进单元设计过程中的错误。系统集成：把系统的软件、硬件和执行装置集成在一起，进行调试，发现并改进单元设计过程中的错误。q系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。第4页/共69页第五页，共69页。6JXARM9-2410JXARM9-2410JXARM9-2410JXARM9-2410教学系统的硬件教学系统的硬件教学系统的硬件教学系统的硬件(yn jin)(yn jin)(yn jin)(yn jin)组成组成组成组成嵌入

5、式系统(xtng)体系结构设计q本章本章(bn zhn)(bn zhn)将以武汉创维特公司生产的将以武汉创维特公司生产的 JXARM9-2410JXARM9-2410 教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。第5页/共69页第六页，共69页。7S3C2410XS3C2410X内部内部(nib)(nib)结构图结构图S3C2410X概述(i sh)第6页/共69页第七页，共69页。8S3C2410XS3C2410X片上资源片上资源(zyun)(zyun)S3C2410X概述(i sh)qARM920T

6、ARM920T核、工作频率核、工作频率203MHz203MHz；q16KB 16KB 数据数据(shj)Cache(shj)Cache，16KB 16KB 指令指令CacheCache，MMUMMU，外部存储器，外部存储器控制器；控制器；qLCDLCD控制器（支持黑白、灰度、控制器（支持黑白、灰度、Color STNColor STN、TFTTFT屏），触摸屏接口；屏），触摸屏接口；qNAND FLASHNAND FLASH控制器，控制器，SD/MMCSD/MMC接口支持，接口支持，4 4个个DMADMA通道；通道；q3 3通道通道UARTUART、1 1个多主个多主I2CI2C总线控制器、总

7、线控制器、1 1个个IISIIS总线控制器；总线控制器；q4 4通道通道PWMPWM定时器及一个内部定时器；定时器及一个内部定时器；q117117个通用个通用I/OI/O口；口；2424个外部中断源；个外部中断源；q8 8通道通道1010位位ADCADC；q实时时钟及看门狗定时器等。实时时钟及看门狗定时器等。q两个两个USBUSB主主/一个一个USBUSB从；从；第7页/共69页第八页，共69页。9S3C2410XS3C2410X特性特性(txng)(txng)S3C2410X概述(i sh)q内核内核(ni h):1.8V I/O(ni h):1.8V I/O及存储器及存储器:3.3V:3.

8、3Vq电源管理模式：电源管理模式：NormalNormal、SlowSlow、IdleIdle、Power off Power off q272-FBGA272-FBGA第8页/共69页第九页，共69页。10S3C2410XS3C2410X的引脚分布图的引脚分布图S3C2410X概述(i sh)第9页/共69页第十页，共69页。11S3C2410XS3C2410X的存储器映射的存储器映射(yngsh)(yngsh)S3C2410X概述(i sh)第10页/共69页第十一页，共69页。12总线总线(zn xin)(zn xin)控制信号控制信号S3C2410X的引脚信号(xnho)描述第11页/

9、共69页第十二页，共69页。13SDRAM/SRAMSDRAM/SRAMS3C2410X的引脚信号(xnho)描述第12页/共69页第十三页，共69页。14NAND FlashNAND FlashS3C2410X的引脚信号(xnho)描述第13页/共69页第十四页，共69页。15LCDLCD控制控制(kngzh)(kngzh)信号信号S3C2410X的引脚信号(xnho)描述第14页/共69页第十五页，共69页。16中断控制中断控制(kngzh)(kngzh)信号信号S3C2410X的引脚信号(xnho)描述第15页/共69页第十六页，共69页。17DMADMA控制控制(kngzh)(kngz

10、h)信号信号S3C2410X的引脚信号(xnho)描述第16页/共69页第十七页，共69页。18UARTUART控制控制(kngzh)(kngzh)信号信号S3C2410X的引脚信号(xnho)描述第17页/共69页第十八页，共69页。19ADCADCS3C2410X的引脚信号(xnho)描述第18页/共69页第十九页，共69页。20IIC-BUSIIC-BUS控制控制(kngzh)(kngzh)信号信号S3C2410X的引脚信号(xnho)描述第19页/共69页第二十页，共69页。21IIS-BUSIIS-BUS控制控制(kngzh)(kngzh)信号信号S3C2410X的引脚信号(xnho

11、)描述第20页/共69页第二十一页，共69页。22触摸屏接口触摸屏接口(ji ku)(ji ku)控制信号控制信号S3C2410X的引脚信号(xnho)描述第21页/共69页第二十二页，共69页。23USBUSB主接口主接口(ji ku)(ji ku)信号信号S3C2410X的引脚信号(xnho)描述第22页/共69页第二十三页，共69页。24USBUSB从接口从接口(ji ku)(ji ku)信号信号S3C2410X的引脚信号(xnho)描述第23页/共69页第二十四页，共69页。25SPISPI接口接口(ji ku)(ji ku)信号信号S3C2410X的引脚信号(xnho)描述第24页/

12、共69页第二十五页，共69页。26GPIOGPIOS3C2410X的引脚信号(xnho)描述第25页/共69页第二十六页，共69页。27TIMER/PWMTIMER/PWM控制控制(kngzh)(kngzh)信号信号S3C2410X的引脚信号(xnho)描述第26页/共69页第二十七页，共69页。28复位复位(f wi)(f wi)和时钟信号和时钟信号S3C2410X的引脚信号(xnho)描述第27页/共69页第二十八页，共69页。29JTAGJTAG测试测试(csh)(csh)逻辑逻辑S3C2410X的引脚信号(xnho)描述第28页/共69页第二十九页，共69页。30电源电源(dinyun

13、)(dinyun)S3C2410X的引脚信号(xnho)描述第29页/共69页第三十页，共69页。31芯片芯片(xn pin)(xn pin)及引脚分析及引脚分析S3C2410X的引脚信号(xnho)描述q具有大量的电源和接地具有大量的电源和接地(jid)(jid)引脚，应注意电源电压及分配引脚，应注意电源电压及分配q芯片引脚主要有如下几种类型：芯片引脚主要有如下几种类型：S3C2410XS3C2410X的引脚主要分为如下几类，即：数字输入（的引脚主要分为如下几类，即：数字输入（I I）、数字输出（）、数字输出（O O）、数字输入）、数字输入/输出（输出（I/OI/O）、模拟输入）、模拟输入/

14、输出输出q输出类型的引脚主要用于输出类型的引脚主要用于S3C2410XS3C2410X对外设的控制或通信，由对外设的控制或通信，由S3C2410XS3C2410X主动发出，这些引脚的连接不会对主动发出，这些引脚的连接不会对S3C2410XS3C2410X自身的运行有太大的影响自身的运行有太大的影响q输入类型的引脚有些直接决定输入类型的引脚有些直接决定S3C2410XS3C2410X是否可正常运行，设计时应特别注意是否可正常运行，设计时应特别注意q输入输入/输出类型的引脚主要是输出类型的引脚主要是S3C2410XS3C2410X与外设的双向数据传输通道与外设的双向数据传输通道第30页/共69页第

15、三十一页，共69页。32最小系统最小系统最小系统最小系统(xtng)(xtng)(xtng)(xtng)简介简介简介简介1、一个嵌入式处理器是不能独立(dl)工作的，必须给它供电、加上时钟信号、提供复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式处理器才可能工作。2、这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统。3、大多数基于ARM9处理器核的微控制器都有调试接口，这部分在芯片实际工作时不是必需的，但因为这部分在开发时很重要，所以把这部分也归入到最小系统中。最小系统(xtng)的设计第31页/共69页第三十二页，共69页。3

16、3最小系统最小系统最小系统最小系统(xtng)(xtng)(xtng)(xtng)框图框图框图框图最小系统(xtng)的设计嵌入式控制器时钟电路调试测试接口复位电路存储器电路电源电路可选，当嵌入式处理器中无存储器时，或需扩充(kuchng)存储器时，需加上。第32页/共69页第三十三页，共69页。34电源电源(dinyun)电路电路-概述概述最小系统(xtng)的设计电源系统为整个系统提供能量，是整个系统工作的基础，具有极其重要的地位。电源系统处理的好坏，将直接影响到整个系统的稳定性、可靠性等。多电源系统的设计(shj)、电源的分配、印制板设计(shj)中电源的设计(shj)等，都是必须考虑的

17、。第33页/共69页第三十四页，共69页。35电源电路电源电路-考虑考虑(kol)的因素的因素最小系统(xtng)的设计1.输入的电压范围、电流；2.输出的电压、最大电流、最大功率(gngl)；3.输出纹波大小；4.安全因素；5.电池兼容和电磁干扰；6.体积要求；7.成本要求。第34页/共69页第三十五页，共69页。36电源电源(dinyun)电路电路-需求分析需求分析最小系统(xtng)的设计1、一般是多电源系统，I/O一般为3.3V供电，内核为2.5V（S3C44B0）、1.8V（S3C2410）或1.25V（PXA255）供电，有可能还包含(bohn)5V或12V等电源；2、一般将数字电

18、源和模拟电源分别供电；3、要求电源纹波比较小，一般采用LDO供电；第35页/共69页第三十六页，共69页。37电源电源(dinyun)电路电路-芯片选型芯片选型最小系统(xtng)的设计1、有很多厂家均生产(shngchn)LDO DC-DC转换芯片，如Maxim、Linear、Sipex、TI、Microchip等；2、转换到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等；3、转换到3.3V的芯片有LT1083（7.5A）、LT1084（5A）、LT1085（3A）、LT1086（1.5A），REG1117-3.3等；第36页/共69页第三十七页，共69页。

19、38电源电路电源电路(dinl)-参考电路参考电路(dinl)最小系统(xtng)的设计第37页/共69页第三十八页，共69页。39时钟时钟(shzhng)电路电路最小系统(xtng)的设计1、主时钟(shzhng)电路2、RTC时钟电路3、主时钟及USB时钟滤波 时钟电路用于向CPU及其它电路提供工作时钟，在该系统中，S3C2410X使用无源晶振，晶振的接法如下图所示主时钟电路RTC时钟电路主时钟及USB时钟滤波第38页/共69页第三十九页，共69页。40时钟时钟(shzhng)电路电路最小系统(xtng)的设计1 1、根据、根据S3C2410XS3C2410X的最高工作频率以及的最高工作频

20、率以及(yj)PLL(yj)PLL电路的工作方电路的工作方式，选择式，选择12MHz12MHz的无源晶振。的无源晶振。12MHz12MHz的晶振频率经过的晶振频率经过S3C2410XS3C2410X片片内的内的PLLPLL电路倍频后，可达到电路倍频后，可达到202.8MHz202.8MHz的频率。的频率。2、片内的PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。第39页/共69页第四十页，共69页。41复位复位(f wi)电路电路最小系统(xtng)的设计q由RC电路(dinl)及施密特触发器组成：第40页/共

21、69页第四十一页，共69页。42JTAG调试接口调试接口(ji ku)电路电路最小系统(xtng)的设计1、JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准 测试协议，主要用于芯片(xn pin)内部测试及对系统进行仿真、调试。2、目前大多数比较复杂的器件都支持目前大多数比较复杂的器件都支持JTAGJTAG协议，如协议，如ARMARM、DSPDSP、FPGAFPGA器件等。器件等。3 3、标准的、标准的JTAGJTAG接口是接口是4 4线：线：TMSTMS、TCKTCK、TDITDI、TDOTDO，分别为测试模式选择、，分别为测试模式选择、测试时钟、测

22、试数据输入和测试数据输出。测试时钟、测试数据输入和测试数据输出。4 4、JTAGJTAG测试允许多个器件通过测试允许多个器件通过JTAGJTAG接口串联在一起，形成一个接口串联在一起，形成一个JTAGJTAG链，能链，能 实现对各个器件分别测试。实现对各个器件分别测试。JTAGJTAG接口还常用于实现接口还常用于实现ISPISP（In-System In-System Programmable Programmable在系统编程）功能，如对在系统编程）功能，如对FLASHFLASH器件进行编程等。器件进行编程等。5 5、通过、通过JTAGJTAG接口，可对芯片内部的所有部件进行访问，因而是开发

23、调试接口，可对芯片内部的所有部件进行访问，因而是开发调试 嵌入式系统的一种简洁高效的手段。目前嵌入式系统的一种简洁高效的手段。目前JTAGJTAG接口的连接有两种标准，接口的连接有两种标准，即即1414针接口和针接口和2020针接口。针接口。第41页/共69页第四十二页，共69页。43JTAG调试接口电路调试接口电路(dinl)-14针针接口及定义接口及定义最小系统(xtng)的设计第42页/共69页第四十三页，共69页。44JTAG调试接口调试接口(ji ku)电路电路-20针针接口接口(ji ku)及定义及定义最小系统(xtng)的设计第43页/共69页第四十四页，共69页。45JTAGJ

24、TAG接口接口(ji ku)(ji ku)电路设计电路设计接口接口(ji ku)(ji ku)电路电路最小系统(xtng)的设计必须(bx)接上拉20针JTAG接口第44页/共69页第四十五页，共69页。46SDRAMSDRAM接口接口(ji ku)(ji ku)电路设计电路设计SDRAMSDRAM简介简介q与与FlashFlash 存储器相比较，存储器相比较，SDRAMSDRAM 不具有掉电保持数据不具有掉电保持数据(shj)(shj)的特性，但其存取速度大大高于的特性，但其存取速度大大高于 FlashFlash 存储器，且具有读存储器，且具有读/写的属性，因此，写的属性，因此，SDRAMS

25、DRAM 在系统中主要用作程序的运行空间，数据在系统中主要用作程序的运行空间，数据(shj)(shj)及堆栈区。及堆栈区。q当系统启动时，当系统启动时，CPUCPU首先从复位地址首先从复位地址0 x00 x0处读取启动代码，在完成系统的初始化后，程序代码一般应调入处读取启动代码，在完成系统的初始化后，程序代码一般应调入SDRAMSDRAM中运行中运行(ynxng)(ynxng)，以提高系统的运行，以提高系统的运行(ynxng)(ynxng)速度，同时，系统及用户堆栈、运行速度，同时，系统及用户堆栈、运行(ynxng)(ynxng)数据也都放在数据也都放在SDRAMSDRAM中。中。qSDRAM

26、SDRAM具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌入式系统中。具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌入式系统中。SDRAMSDRAM的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。因此，要在系统中使用的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。因此，要在系统中使用SDRAMSDRAM，就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。，就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。S3C2410XS3C2410X在片内具有独立的在片内具有独立

27、的SDRAMSDRAM刷新控制逻辑，可方便地与刷新控制逻辑，可方便地与SDRAMSDRAM接口。接口。最小系统的设计第45页/共69页第四十六页，共69页。47SDRAMSDRAM接口接口(ji ku)(ji ku)电路设计电路设计SDRAMSDRAM选型选型1 1、目前常用的、目前常用的SDRAMSDRAM为为8 8位位/16/16位的数据宽度，工作电压一般为位的数据宽度，工作电压一般为3.3V3.3V。主要的生产厂商为。主要的生产厂商为HYUNDAIHYUNDAI、WinbondWinbond等。他们生产的同型器件一般具有相同的电气特性和封装形式等。他们生产的同型器件一般具有相同的电气特性

28、和封装形式(xngsh)(xngsh)，可通用。，可通用。q本系统本系统(xtng)(xtng)中使用中使用WinbondWinbond的的57V56162057V561620或或W982516W982516。q57V56162057V561620存储容量为存储容量为4 4组组4M4M字节，工作电压为字节，工作电压为3.3V3.3V，常见封装为，常见封装为5454脚脚TSOPTSOP，兼容，兼容LVTTLLVTTL接口，支持自动刷新（接口，支持自动刷新（Auto-RefreshAuto-Refresh）和自刷新（）和自刷新（Self-RefreshSelf-Refresh），），1616位数据

29、宽度。位数据宽度。最小系统的设计第46页/共69页第四十七页，共69页。48SDRAMSDRAM接口接口(ji ku)(ji ku)电路设计电路设计57V56162057V561620引脚分布引脚分布最小系统(xtng)的设计第47页/共69页第四十八页，共69页。49最小系统(xtng)的设计SDRAMSDRAM接口接口(ji ku)(ji ku)电路设计电路设计 57V56162057V561620引脚信号描述引脚信号描述第48页/共69页第四十九页，共69页。50SDRAMSDRAM接口接口(ji ku)(ji ku)电路设计电路设计SDRAMSDRAM接口接口(ji ku)(ji ku

30、)电路电路最小系统(xtng)的设计第49页/共69页第五十页，共69页。51FLASHFLASH接口接口(ji ku)(ji ku)电路设计电路设计FLASHFLASH简介简介qFlashFlash存储器是一种可在系统（存储器是一种可在系统（In-SystemIn-System）进行电擦写，掉电后信息）进行电擦写，掉电后信息(xnx)(xnx)不丢失的存储器。不丢失的存储器。q它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（烧写）、擦除等特点它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（烧写）、擦除等特点(tdin)(tdin)，并且可由内部嵌入的算法完成对芯片的操

31、作，因而在各种嵌入式系统中得到了广泛的应用。，并且可由内部嵌入的算法完成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。q作为一种非易失性存储器，作为一种非易失性存储器，FlashFlash在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。最小系统的设计第50页/共69页第五十一页，共69页。52FLASHFLASH接口接口(ji ku)(ji ku)电路设计电路设计FLASHFLASH选型选型q常用的常用的FlashFlash为为8 8位或位或1616位的数据宽度，编程电压位的数据

32、宽度，编程电压(diny)(diny)为单为单3.3V3.3V。主要的生产厂商为。主要的生产厂商为INTELINTEL、ATMELATMEL、AMDAMD、HYUNDAIHYUNDAI等。等。q本系统本系统(xtng)(xtng)中使用中使用INTELINTEL的的TE28F128J3ATE28F128J3A。qTE28F128J3ATE28F128J3A存储容量为存储容量为16M16M字节，工作电压为字节，工作电压为3.3V3.3V，采用，采用5656脚脚TSOPTSOP封装或封装或4848脚脚FBGAFBGA封装，封装，1616位数据宽度。位数据宽度。qTE28F128J3ATE28F12

33、8J3A仅需单仅需单3.3V3.3V电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对FlashFlash进行编程（烧写）、整片擦除、按扇区擦除以及其他操作。进行编程（烧写）、整片擦除、按扇区擦除以及其他操作。最小系统的设计第51页/共69页第五十二页，共69页。53FLASHFLASH接口接口(ji ku)(ji ku)电路设计电路设计TE28F128J3ATE28F128J3A引脚分布引脚分布最小系统(xtng)的设计第52页/共69页第五十三页，共69页。54FLASHF

34、LASH接口电路设计接口电路设计TE28F128J3ATE28F128J3A引脚信号引脚信号(xnho)(xnho)描述描述最小系统(xtng)的设计第53页/共69页第五十四页，共69页。55FLASHFLASH接口接口(ji ku)(ji ku)电路设计电路设计FLASHFLASH接口接口(ji ku)(ji ku)电路电路最小系统(xtng)的设计第54页/共69页第五十五页，共69页。56S3C2410XS3C2410X扩展扩展(kuzhn)(kuzhn)系统系统qS3C2410XS3C2410X最小系统最小系统(xtng)+SDRAM+FLASH(xtng)+SDRAM+FLASH电

35、路可构成一个完全的嵌入式系统电路可构成一个完全的嵌入式系统(xtng)(xtng)q可运行于可运行于SDRAMSDRAM中的程序中的程序(chngx)(chngx)，也可以运行，也可以运行FLASHFLASH中的程序中的程序(chngx)(chngx)q程序大小可以很大，如果将程序保存到程序大小可以很大，如果将程序保存到FLASHFLASH中，掉电后不会丢失，因此，既可以通过中，掉电后不会丢失，因此，既可以通过JTAGJTAG接口调试程序，也可以将程序烧写到接口调试程序，也可以将程序烧写到FLASHFLASH，然后运行，然后运行FLASHFLASH中的程序中的程序q在此基础上加入必要的接口及其

36、他电路，就构成了具体的在此基础上加入必要的接口及其他电路，就构成了具体的S3C2410XS3C2410X应用系统应用系统外设及系统总线第55页/共69页第五十六页，共69页。57串口接口串口接口(ji ku)(ji ku)电路设计电路设计串口简介串口简介q几乎所有几乎所有(suyu)(suyu)的微控制器、的微控制器、PCPC都提供串行接口，使用电子工业协会（都提供串行接口，使用电子工业协会（EIAEIA）推荐的）推荐的RS-232-CRS-232-C标准，这是一种很常用的串行数据传输总线标准。标准，这是一种很常用的串行数据传输总线标准。q早期它被应用于计算机和终端通过电话线和早期它被应用于计

37、算机和终端通过电话线和MODEMMODEM进行远距离的数据传输，随着微型计算机和微控制器的发展进行远距离的数据传输，随着微型计算机和微控制器的发展(fzhn)(fzhn)，不仅远距离，近距离也采用该通信方式。在近距离通信系统中，不再使用电话线和，不仅远距离，近距离也采用该通信方式。在近距离通信系统中，不再使用电话线和MODEMMODEM，而直接进行端到端的连接。，而直接进行端到端的连接。qRS-232-CRS-232-C标准采用的接口是标准采用的接口是9 9芯或芯或2525芯的芯的D D型插头，以常用的型插头，以常用的9 9芯芯D D型插头为例，各引脚定义下所示：型插头为例，各引脚定义下所示：

38、外设及系统总线第56页/共69页第五十七页，共69页。58串口接口串口接口(ji ku)(ji ku)电路设计电路设计串口芯片选型串口芯片选型q要完成最基本的串行通信功能，实际上只需要要完成最基本的串行通信功能，实际上只需要RXDRXD、TXDTXD和和GNDGND即可，但由于即可，但由于RS-232-CRS-232-C标准所定义的高、低电平信号与标准所定义的高、低电平信号与S3C2410XS3C2410X系统的系统的TTLTTL电路电路(dinl)(dinl)所定义的高、低电平信号完全不同。所定义的高、低电平信号完全不同。qTTLTTL的标准逻辑的标准逻辑“1”“1”对应对应2V2V3.3V

39、3.3V电平，标准逻辑电平，标准逻辑“0”“0”对应对应0V0V0.4V0.4V电平，而电平，而RS-232-CRS-232-C 标准采用负逻辑方式，标准逻辑标准采用负逻辑方式，标准逻辑“1”“1”对应对应-5V-5V-15V-15V电平，标准逻辑电平，标准逻辑“0”“0”对应对应+5V+5V+15V+15V电平，显然，两者间要进行通信电平，显然，两者间要进行通信(tng xn)(tng xn)必须经过信号电平的转换。必须经过信号电平的转换。q目前常使用的电平转换电路为目前常使用的电平转换电路为SipexSipex公司的公司的SP3232ESP3232E。外设及系统总线第57页/共69页第五十

40、八页，共69页。59串口接口串口接口(ji ku)(ji ku)电路设计电路设计SP3232ESP3232E引脚分布引脚分布外设及系统总线第58页/共69页第五十九页，共69页。60串口接口串口接口(ji ku)(ji ku)电路设计电路设计串口接口串口接口(ji ku)(ji ku)电路电路RS232电平(din pn)TTL电平(din pn)外设及系统总线第59页/共69页第六十页，共69页。61IICIIC接口接口(ji ku)(ji ku)电路设计电路设计IICIIC简介简介qIICIIC总线是一种总线是一种(y zhn)(y zhn)用于用于ICIC器件之间连接的二线制总线。它通过

41、器件之间连接的二线制总线。它通过SDASDA（串行数据线）及（串行数据线）及SCLSCL（串行时钟线）两线在连接到总线上的器件之间传送信（串行时钟线）两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件：不管是微控制器、存储器、息，并根据地址识别每个器件：不管是微控制器、存储器、LCDLCD驱动器还是键盘接驱动器还是键盘接口。口。q带有带有IICIIC总线接口的器件可十分方便地用来总线接口的器件可十分方便地用来(yn li)(yn li)将一个或多个微控将一个或多个微控制器及外围器件构成系统。尽管这种总线结构没有并行总线那样大的吞吐能力，制器及外围器件构成系统。尽管这种总线结构没有并行

42、总线那样大的吞吐能力，但由于连接线和连接引脚少，因此其构成的系统价格低，器件间总线简单，结构但由于连接线和连接引脚少，因此其构成的系统价格低，器件间总线简单，结构紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性好。紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性好。即使有不同时钟速度的器件连接到总线上，也能很方便地确定总线的时钟，因此即使有不同时钟速度的器件连接到总线上，也能很方便地确定总线的时钟，因此在嵌入式系统中得到了广泛的应用。在嵌入式系统中得到了广泛的应用。qS3C2410XS3C2410X内含一个内含一个IICIIC总线主控器，可方便地与各种带有总

43、线主控器，可方便地与各种带有IICIIC接口的器件接口的器件相连。相连。q在本实验系统中，外扩一片在本实验系统中，外扩一片KS24C08KS24C08作为作为IICIIC存储器。存储器。KS24C08KS24C08提供提供1K1K字节的字节的EEPROMEEPROM存储空间，可用于存放少量在系统掉电时需要保存的数据。存储空间，可用于存放少量在系统掉电时需要保存的数据。外设及系统总线第60页/共69页第六十一页，共69页。62IICIIC接口接口(ji ku)(ji ku)电路设计电路设计IICIIC接口接口(ji ku)(ji ku)电路电路外设及系统总线第61页/共69页第六十二页，共69页

44、。63印刷印刷(ynshu)(ynshu)电路板设计注意电路板设计注意事项事项印刷(ynshu)电路板的设计qS3C2410XS3C2410X的片内工作频率为的片内工作频率为60MHz60MHz，因此，在印刷电路板的设计过程中，应该遵循一些高频，因此，在印刷电路板的设计过程中，应该遵循一些高频(o pn)(o pn)电路的设计基本原则，否则会使系统工作不稳定甚至不能正常工作。电路的设计基本原则，否则会使系统工作不稳定甚至不能正常工作。q印刷电路板的设计人员应注意以下几个方面：印刷电路板的设计人员应注意以下几个方面：注意电源的质量与分配。注意电源的质量与分配。同类型信号线应该成组、平行分布。同类

45、型信号线应该成组、平行分布。第62页/共69页第六十三页，共69页。64电源质量电源质量(zhling)(zhling)与分配与分配印刷(ynshu)电路板的设计q电源滤波电源滤波q为提高系统的电源质量，消除低频噪声为提高系统的电源质量，消除低频噪声(zoshng)(zoshng)对系统的影响，一般应在电源进入印刷电路板的位置和靠近各器件的电源引脚处加上滤波器，以消除电源的噪声对系统的影响，一般应在电源进入印刷电路板的位置和靠近各器件的电源引脚处加上滤波器，以消除电源的噪声(zoshng)(zoshng)，常用的方法是在这些位置加上几十到几百微法的电容。，常用的方法是在这些位置加上几十到几百微

46、法的电容。q同时，在系统中除了要注意低频噪声同时，在系统中除了要注意低频噪声(zoshng)(zoshng)的影响，还要注意元器件工作时产生的高频噪声的影响，还要注意元器件工作时产生的高频噪声(zoshng)(zoshng)，一般的方法是在器件的电源和地之间加上，一般的方法是在器件的电源和地之间加上0.1uF0.1uF左右地电容，可以很好地滤出高频噪声左右地电容，可以很好地滤出高频噪声(zoshng)(zoshng)的影响。的影响。第63页/共69页第六十四页，共69页。65电源质量电源质量(zhling)(zhling)与分配与分配印刷(ynshu)电路板的设计q电源分配电源分配q实际的工程

47、应用和理论都证实，电源的分配对系统的稳定性有很大的影响，因此，在设计印刷电路板时，要注意电源的分配问题。实际的工程应用和理论都证实，电源的分配对系统的稳定性有很大的影响，因此，在设计印刷电路板时，要注意电源的分配问题。q在印刷电路板上，电源的供给一般采用电源总线（双面板）或电源层（多层板）的方式。电源总线由两条或多条较宽的线组成，由于受到电路板面积的限制，一般不可能布得过宽，因此存在较大的直流电阻，但在双面板得设计中也只好在印刷电路板上，电源的供给一般采用电源总线（双面板）或电源层（多层板）的方式。电源总线由两条或多条较宽的线组成，由于受到电路板面积的限制，一般不可能布得过宽，因此存在较大的直

48、流电阻，但在双面板得设计中也只好(zhho)(zhho)采用这种方式了，只是在布线的过程中，应尽量注意这个问题。采用这种方式了，只是在布线的过程中，应尽量注意这个问题。q在多层板的设计中，一般使用电源层的方式给系统供电。该方式专门拿出一层作为电源层而不再在其上布信号线。由于电源层遍及电路板的全面积，因此直流电阻非常的小，采用这种方式可有效的降低噪声，提高系统的稳定性。在多层板的设计中，一般使用电源层的方式给系统供电。该方式专门拿出一层作为电源层而不再在其上布信号线。由于电源层遍及电路板的全面积，因此直流电阻非常的小，采用这种方式可有效的降低噪声，提高系统的稳定性。第64页/共69页第六十五页，

49、共69页。66同类型同类型(lixng)(lixng)信号线的分布信号线的分布印刷(ynshu)电路板的设计q在各种微处理器的输入输出信号在各种微处理器的输入输出信号(xnho)(xnho)中，总有相当一部分是相同类型的，例如数据线、地址线。中，总有相当一部分是相同类型的，例如数据线、地址线。q对这些相同类型的信号线应该成组、平行分布，同时注意它们之间的长短差异不要太大，采用这种布线方式，不但可以减少干扰，增加系统的稳定性，还可以使布线变得简单，印刷电路板的外观更美观。对这些相同类型的信号线应该成组、平行分布，同时注意它们之间的长短差异不要太大，采用这种布线方式，不但可以减少干扰，增加系统的稳

50、定性，还可以使布线变得简单，印刷电路板的外观更美观。第65页/共69页第六十六页，共69页。67硬件硬件(yn jin)(yn jin)调试调试硬件系统(xtng)的调试q尽可能的从简单到复杂，一个单元一个单元地焊接调试，以便在调试过程中遇到困难时缩小故障范围，在调试过程中，应先确定电路没有短路，才能尽可能的从简单到复杂，一个单元一个单元地焊接调试，以便在调试过程中遇到困难时缩小故障范围，在调试过程中，应先确定电路没有短路，才能(cinng)(cinng)通电调试。通电调试。q先从最小系统调试：先从最小系统调试：S3C2410X+S3C2410X+电源电路电源电路 +晶振电路晶振电路 +复位电