数电入门组合逻辑电路学习教案.pptx

上传人:一*** 文档编号:71960945 上传时间:2023-02-07 格式:PPTX 页数:24 大小:303.59KB
返回 下载 相关 举报
数电入门组合逻辑电路学习教案.pptx_第1页
第1页 / 共24页
数电入门组合逻辑电路学习教案.pptx_第2页
第2页 / 共24页
点击查看更多>>
资源描述

《数电入门组合逻辑电路学习教案.pptx》由会员分享,可在线阅读,更多相关《数电入门组合逻辑电路学习教案.pptx(24页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、数电入门数电入门(r mn)组合逻辑电路组合逻辑电路第一页,共24页。组合(zh)逻辑电路概述数据选择器和数据分配器*加法器*编码器和译码器结识七段数码管小实验:编码-译码-显示第1页/共24页第二页,共24页。组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路(lu j din l)(lu j din l)概述概述概述概述上次活动讲了数字电路的基本原理,这一次,结合几个常上次活动讲了数字电路的基本原理,这一次,结合几个常上次活动讲了数字电路的基本原理,这一次,结合几个常上次活动讲了数字电路的基本原理,这一次,结合几个常用的集成电路芯片,说说用的集成电路芯片,说说用的集成电路芯片,说说用的集成电

2、路芯片,说说“组合逻辑组合逻辑组合逻辑组合逻辑”。组合逻辑与组合逻辑与组合逻辑与组合逻辑与“时序逻辑时序逻辑时序逻辑时序逻辑”相对。输出随输入瞬时而动,除相对。输出随输入瞬时而动,除相对。输出随输入瞬时而动,除相对。输出随输入瞬时而动,除硬件延时之外没有任何时差。硬件延时之外没有任何时差。硬件延时之外没有任何时差。硬件延时之外没有任何时差。第2页/共24页第三页,共24页。组合逻辑电路概述数据选择器和数据分配器*加法器*编码器和译码器结识七段数码管小实验(shyn):编码-译码-显示第3页/共24页第四页,共24页。数据选择器(数据选择器(数据选择器(数据选择器(Multipleter,MUX

3、Multipleter,MUXMultipleter,MUXMultipleter,MUX)又名又名又名又名“多路开关多路开关多路开关多路开关”。常用的一种组合逻辑电路,多输入、。常用的一种组合逻辑电路,多输入、。常用的一种组合逻辑电路,多输入、。常用的一种组合逻辑电路,多输入、单输出,控制单输出,控制单输出,控制单输出,控制(kngzh)(kngzh)(kngzh)(kngzh)端主宰输出。端主宰输出。端主宰输出。端主宰输出。就像它的名字,数据选择器常用于选通某个信号,而屏就像它的名字,数据选择器常用于选通某个信号,而屏就像它的名字,数据选择器常用于选通某个信号,而屏就像它的名字,数据选择器

4、常用于选通某个信号,而屏蔽其他信号,避免干扰。蔽其他信号,避免干扰。蔽其他信号,避免干扰。蔽其他信号,避免干扰。一款一款一款一款4 4 4 4输入多路开关芯片输入多路开关芯片输入多路开关芯片输入多路开关芯片74LS15374LS15374LS15374LS153很常用。很常用。很常用。很常用。第4页/共24页第五页,共24页。(74LS15374LS153)X X代表任意代表任意(rny)(rny)电平电平第5页/共24页第六页,共24页。数据分配器(数据分配器(数据分配器(数据分配器(Demultiplexer,DMUXDemultiplexer,DMUXDemultiplexer,DMUX

5、Demultiplexer,DMUX)*与数据选择器恰恰相反,单输入,多输出,究竟哪段输出呢与数据选择器恰恰相反,单输入,多输出,究竟哪段输出呢与数据选择器恰恰相反,单输入,多输出,究竟哪段输出呢与数据选择器恰恰相反,单输入,多输出,究竟哪段输出呢?当然还是使用?当然还是使用?当然还是使用?当然还是使用(shyng)(shyng)(shyng)(shyng)控制端。控制端。控制端。控制端。似乎并不常用,也提及一款:似乎并不常用,也提及一款:似乎并不常用,也提及一款:似乎并不常用,也提及一款:CC4512CC4512CC4512CC4512。第6页/共24页第七页,共24页。组合逻辑电路(lu

6、j din l)概述数据选择器和数据分配器*加法器*编码器和译码器结识七段数码管小实验:编码-译码-显示第7页/共24页第八页,共24页。加法器(加法器(加法器(加法器(AdderAdderAdderAdder)*上次我们自己搭了一个上次我们自己搭了一个上次我们自己搭了一个上次我们自己搭了一个“半加器半加器半加器半加器”,而实际应用的都是,而实际应用的都是,而实际应用的都是,而实际应用的都是全加器,但多位连接方式不同:全加器,但多位连接方式不同:全加器,但多位连接方式不同:全加器,但多位连接方式不同:“串行加法器串行加法器串行加法器串行加法器”:结构简单,延时严重:结构简单,延时严重:结构简单

7、,延时严重:结构简单,延时严重(ynzhng)(ynzhng)(ynzhng)(ynzhng);“超前进位加法器超前进位加法器超前进位加法器超前进位加法器”:结构复杂,运算速度快,常用的:结构复杂,运算速度快,常用的:结构复杂,运算速度快,常用的:结构复杂,运算速度快,常用的有一款有一款有一款有一款74LS28374LS28374LS28374LS283。第8页/共24页第九页,共24页。组合逻辑电路概述(i sh)数据选择器和数据分配器*加法器*编码器和译码器结识七段数码管小实验:编码-译码-显示第9页/共24页第十页,共24页。编码器(编码器(编码器(编码器(EncoderEncoderE

8、ncoderEncoder)普通编码器:任何时刻只允许输入一个编码信号,否普通编码器:任何时刻只允许输入一个编码信号,否普通编码器:任何时刻只允许输入一个编码信号,否普通编码器:任何时刻只允许输入一个编码信号,否则输出将发生混乱。则输出将发生混乱。则输出将发生混乱。则输出将发生混乱。优先编码器:允许同时输入两个以上的编码信号,在优先编码器:允许同时输入两个以上的编码信号,在优先编码器:允许同时输入两个以上的编码信号,在优先编码器:允许同时输入两个以上的编码信号,在设计的优先编码器的时候已经设计的优先编码器的时候已经设计的优先编码器的时候已经设计的优先编码器的时候已经(y jing)(y jin

9、g)(y jing)(y jing)将所有的输将所有的输将所有的输将所有的输入信号按优先顺序排了队,当几个输入信号同时出入信号按优先顺序排了队,当几个输入信号同时出入信号按优先顺序排了队,当几个输入信号同时出入信号按优先顺序排了队,当几个输入信号同时出现时,只对其中优先权最高的一个进行编码。例:现时,只对其中优先权最高的一个进行编码。例:现时,只对其中优先权最高的一个进行编码。例:现时,只对其中优先权最高的一个进行编码。例:74LS14874LS14874LS14874LS148。第10页/共24页第十一页,共24页。74LS14874LS148第11页/共24页第十二页,共24页。输入(sh

10、r)被编为“BCD”码输出,亦即化为十进制数字对应的二进制编码(注意此处为负逻辑)第12页/共24页第十三页,共24页。译码器(译码器(译码器(译码器(DecoderDecoderDecoderDecoder)与编码器相对与编码器相对与编码器相对与编码器相对(xingdu)(xingdu)(xingdu)(xingdu)的是译码器,把编好的信号反的是译码器,把编好的信号反的是译码器,把编好的信号反的是译码器,把编好的信号反解回原始信号,或者译成便于我们使用的信号。解回原始信号,或者译成便于我们使用的信号。解回原始信号,或者译成便于我们使用的信号。解回原始信号,或者译成便于我们使用的信号。如二进

11、制译码器如二进制译码器如二进制译码器如二进制译码器74LS13874LS13874LS13874LS138;以及共阴数码管译码器以及共阴数码管译码器以及共阴数码管译码器以及共阴数码管译码器74LS4874LS4874LS4874LS48。第13页/共24页第十四页,共24页。组合逻辑电路概述数据选择器和数据分配器*加法器*编码器和译码器结识(jish)七段数码管小实验:编码-译码-显示第14页/共24页第十五页,共24页。结识七段数码管结识七段数码管结识七段数码管结识七段数码管数码管大家应该不陌生,它的原理也很简单,仅仅是由七段数码管大家应该不陌生,它的原理也很简单,仅仅是由七段数码管大家应该

12、不陌生,它的原理也很简单,仅仅是由七段数码管大家应该不陌生,它的原理也很简单,仅仅是由七段长条形的发光二极管拼成长条形的发光二极管拼成长条形的发光二极管拼成长条形的发光二极管拼成“8”“8”“8”“8”字形,外加上小数点,可字形,外加上小数点,可字形,外加上小数点,可字形,外加上小数点,可以显示数字和个别以显示数字和个别以显示数字和个别以显示数字和个别(gbi)(gbi)(gbi)(gbi)字母。字母。字母。字母。二极管公共端为负极:二极管公共端为负极:二极管公共端为负极:二极管公共端为负极:“共阴共阴共阴共阴”数码管,输入为正逻辑;反数码管,输入为正逻辑;反数码管,输入为正逻辑;反数码管,输

13、入为正逻辑;反之为之为之为之为“共阳共阳共阳共阳”数码管,负逻辑。数码管,负逻辑。数码管,负逻辑。数码管,负逻辑。第15页/共24页第十六页,共24页。共阴共阳第16页/共24页第十七页,共24页。那个(n ge)数码管译码器74LS48,就是专为七段共阴数码管打造的 LT:灯测试输入(shr)BI/RBO:灭灯输入(shr)/灭零输出 RBI:灭零输入(shr)输入(shr)由高位到低位:DCBA第17页/共24页第十八页,共24页。组合逻辑电路概述数据(shj)选择器和数据(shj)分配器*加法器*编码器和译码器结识七段数码管小实验:编码-译码-显示第18页/共24页第十九页,共24页。小

14、实验:编码小实验:编码小实验:编码小实验:编码-译码译码译码译码-显示显示显示显示每人拿到每人拿到每人拿到每人拿到74148741487414874148、7448744874487448、7400740074007400、数码管各一、数码管各一、数码管各一、数码管各一一会自一会自一会自一会自己有好点子己有好点子己有好点子己有好点子(din zi)(din zi)(din zi)(din zi)可以多要几片可以多要几片可以多要几片可以多要几片第一步仍然是检测各个元器件性能,顺便熟悉它们的功第一步仍然是检测各个元器件性能,顺便熟悉它们的功第一步仍然是检测各个元器件性能,顺便熟悉它们的功第一步仍然

15、是检测各个元器件性能,顺便熟悉它们的功能。能。能。能。第19页/共24页第二十页,共24页。验证74LS148的功能:将输入接到8个逻辑电平开关上,输出接到3个LED上。观察不同输入对应的输出状态。注意输入是低电平有效(yuxio),输出是BCD反码。验证使能端EI、选通输出端EO、扩展输出端GS的功能。第20页/共24页第二十一页,共24页。验证74LS48的功能(gngnng):D-A接到8个逻辑电平开关上,输出与共阴极数码管的a-g相连。观察不同输入时数码管的显示。另外,验证各附加控制端的功能(gngnng)。也可以自己想办法让数码管显示其他字符!第21页/共24页第二十二页,共24页。将74LS148和74LS48通过非门相连,构成编码译码显示电路(dinl)。其中,非门可选用74LS00。第22页/共24页第二十三页,共24页。第23页/共24页第二十四页,共24页。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 管理文献 > 管理工具

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁