《数字设计原理与实践答案学习教案.pptx》由会员分享，可在线阅读，更多相关《数字设计原理与实践答案学习教案.pptx（17页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字设计数字设计(shj)原理与实践答案原理与实践答案第一页，共17页。第1页/共16页第二页，共17页。3.7 3.7 二输入二输入(shr)CMOS(shr)CMOS与非门中晶体管的类型和个数与非门中晶体管的类型和个数2个NMOS,2个PMOSVDD=+5.0VZAB第2页/共16页第三页，共17页。3.9对于给定的硅面积(min j)，CMOS与非门要CMOS或非门速度要快。N沟道的导通电阻比P沟道的导通电阻低。VDD ZABVDDZABNANDNOR第3页/共16页第四页，共17页。3.16 CMOS3.16 CMOS反向反向(fn xin)(fn xin)门还是非反向门还是非反向(f
2、n(fn xin)xin)门用的晶体管少？门用的晶体管少？CMOS反相器所用的晶体管数少，因为CMOS非反相器为2个CMOS反相器串联组成，且CMOS反相器是CMOS逻辑(lu j)中用门最少的。（课本60页）VDD=+5.0VVOUTVINTpTn反向(fn xin)器第4页/共16页第五页，共17页。3.233.23如果输出电流为负值，那么如果输出电流为负值，那么(n me)(n me)是提供电流还是吸是提供电流还是吸收电流？收电流？输出是提供电流（输出是提供电流（sourcesource）输入是吸收电流（输入是吸收电流（sinksink）因为规定流出节点电流为负，流入节点电流为正。因为规
3、定流出节点电流为负，流入节点电流为正。题目题目(tm)(tm)说器件输出电流为负值。所以为提供电说器件输出电流为负值。所以为提供电流。（见图流。（见图3-533-53）第5页/共16页第六页，共17页。3.37一个(y)斯密特反向触发器：HIGHABNOMALLOWVILmaxVIHmin滞后(zh hu)为VT+-VT-=0.5V第6页/共16页第七页，共17页。3.39 open-drain上拉电阻(dinz)问题漏极开路输出：指漏极通常处于悬空状态，电路输出为高阻态（即断开）。为了使这个器件正常(zhngchng)工作，通常在它的输出端上拉一个电阻。则电路内部断开时则输出为高电平，若内部
4、导通时上拉电阻的另一端则被拉到地，输出为低电平。上拉电阻(dinz)之前上拉电阻后第7页/共16页第八页，共17页。3.39 open-drain上拉电阻(dinz)问题有利不利上拉大电阻 功耗降低增大低态噪声容限时间常数增加上拉小电阻 增大高电平噪声容限 时间常数减小功耗增加开漏形式的电路有以下几个特点：1.利用(lyng)外部电路的驱动能力，减少IC内部的驱动，或驱动比芯片电源电压高的负载。2.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“线与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。3.由于漏级开路，所以后级电路必须
5、接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样就可以进行任意电平的转换了。4.漏极开路提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。思考？3.42中所提到(t do)的线与逻辑为什么比单个与门要慢第8页/共16页第九页，共17页。3.47 N 3.47 N 输入输入(shr)(shr)的二极管与门需要的二极管与门需要N N个二极管个二极管 如右图所示如右图所示N N输入的二输入的二极管构成的与门，只极管构成的与门，只要要(zhyo
6、)(zhyo)有一个输有一个输入为低电平，则输出入为低电平，则输出也为低电平，共有也为低电平，共有N N个二极管个二极管VCCD1D2Dn-1DnX1X2Xn-1XnYY=X1X2.Xn只要(zhyo)有一个为逻辑0时，输出为逻辑0所有的为逻辑1时，输出为逻辑1第9页/共16页第十页，共17页。3.49 TTL 3.49 TTL 驱动驱动(q dn)(q dn)多个多个TTLTTL（表（表3-103-10）74LS驱动74AS 低态扇出:IOLMAX/IILMAX=|8mA/-0.5mA|=16 高态扇出：IOHMAX/IIHMAX=|-400A/20A|=20 总扇出min（高态扇出，低态扇
7、出）=16，高态还有剩余驱动能力(nngl)所以高态剩余驱动能力(nngl)：（20-16）*20A=80A 74LS驱动74F 低态扇出:IOLMAX/IILMAX=|8mA/0.6mA|(下取整)=13 高态扇出：IOHMAX/IIHMAX=|-400A/20A|=20 总扇出min（高态扇出，低态扇出）=13，高态还有剩余驱动能力(nngl)所以高态剩余驱动能力(nngl)：（20-13）*20A=140A 第10页/共16页第十一页，共17页。3.56噪声门限(mnxin)：多大的噪声会使最坏输出电压被破坏得不可识别VDDVoutHIGHVOHminVSSLOWVOLmaxVDDHIG
8、HVIHminVSSLOWVILmaxVinNoise MarginNoise MarginHIGH State Noise Margin:(VOHmin-VIHmin)LOW State Noise Margin:(VILmax-VOLmax)第11页/共16页第十二页，共17页。3.57 CMOS驱动(q dn)TTL(a)74HCT(a)74HCT驱动驱动(q dn)74LS(q dn)74LS 低态扇出低态扇出:IOLMAX/IILMAX=4mA/0.4mA=10:IOLMAX/IILMAX=4mA/0.4mA=10 高态扇出：高态扇出：IOHMAX/IIHMAX=400mA/20A=
9、200 IOHMAX/IIHMAX=400mA/20A=200 总扇出总扇出minmin（高态扇出，低态扇出）（高态扇出，低态扇出）=10=10 所以高态剩余驱动所以高态剩余驱动(q dn)(q dn)能力：能力：（200-200-1010）*20A=3800A*20A=3800A(b)74VHCT(b)74VHCT驱动驱动(q dn)74S(q dn)74S 低态扇出低态扇出:IOLMAX/IILMAX=8mA/2mA=4:IOLMAX/IILMAX=8mA/2mA=4 高态扇出：高态扇出：IOHMAX/IIHMAX=8mA/50A=160 IOHMAX/IIHMAX=8mA/50A=160
10、 总扇出总扇出minmin（高态扇出，低态扇出）（高态扇出，低态扇出）=4=4 所以高态剩余驱动所以高态剩余驱动(q dn)(q dn)能力：能力：（160-160-4 4）*50A=7800A*50A=7800A第12页/共16页第十三页，共17页。思考题：3.42漏极开路门电路的上拉电阻比标准CMOS门的p沟道晶体管的“导通”电阻大，和有源上拉的标准门相比，其低态到高态输出转换(zhunhun)时间要长得多。例：漏极开路门电路为HC系列CMOS，低态时“导通”阻约为 ，从高态到低态转换(zhunhun)的时间常数为8ns，然而从低态到高态转换(zhunhun)的时间常数为150ns。第13页/共16页第十四页，共17页。3.51CMOS与或非门的速度(sd)快。与或非门与门第14页/共16页第十五页，共17页。3.60第15页/共16页第十六页，共17页。感谢您的观看感谢您的观看(gunkn)。第16页/共16页第十七页，共17页。