《数电锁存器和触发器学习教案.pptx》由会员分享，可在线阅读，更多相关《数电锁存器和触发器学习教案.pptx（46页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、会计学1数电锁存器和触发器数电锁存器和触发器第一页，共46页。1.掌握锁存器、触发器的电路结构和工作原理；2.熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能；3.正确理解锁存器、触发器的动态(dngti)特性。教学基本(jbn)要求第1页/共46页第二页，共46页。5.1 双稳态存储单元(cn ch dn yun)电路5.1.1 双稳态的概念(ginin)有两个稳定的状态，从一个状态进入有两个稳定的状态，从一个状态进入(jnr)(jnr)另一个状态必须施加足够大的外加作用力。其中的介稳态是一个不稳定的状态。另一个状态必须施加足够大的外加作用力。其中的介稳态是一个不稳定的状态。第
2、2页/共46页第三页，共46页。5.1.2 双稳态存储单元(cn ch dn yun)电路 1.电路(dinl)结构 反馈由两个非门的输入输出端交叉耦合。它与组合电路(dinl)的根本区别在于，电路(dinl)中有反馈线。电路有两个互补的输出端。Q端的状态定义为电路输出状态。定义：当 Q=1，Q=0时，称为电路的 1状态；当Q=0，Q=1时，称为电路的 0状态。第3页/共46页第四页，共46页。2.数字逻辑(lu j)分析电路的功能(gngnng)：电路具有记忆1位二进制数据的功能(gngnng)。如 Q=111001如 Q=000110第4页/共46页第五页，共46页。3.模拟特性(txng
3、)分析 I1=O2 O1=I2 O1 I2 I1O2 图中两个非门的传输特性第5页/共46页第六页，共46页。5.2 锁存器锁存器与触发器区别(qbi)与联系共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个(y)锁存器或触发器能存储一位二进制码。不同点：锁存器对脉冲电平敏感的存储电路，在特定输入脉冲电平作用(zuyng)下改变状态。触发器对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。CP CP 第6页/共46页第七页，共46页。5.2.1 SR 锁存器1.基本(jbn)SR锁存器1）电路(dinl)结构由两个或非门的输入输出端交叉耦合。它与组合(z
4、h)电路的根本区别在于，电路中有反馈线。有二个输入端：R(复位)、S(置位)，高有效。有两个输出端 Q、Q。一般情况下，它们是互补的 。表达式左边和右边的Q含义不同，左边为次态，右边为初态。初态：R、S信号作用前Q端的状态，初态用Q n表示。次态：R、S信号作用后Q端的状态次态用Q n+1表示。第7页/共46页第八页，共46页。2）工作(gngzu)原理 R=1，S=0 锁存器处于(chy)0态，置0（复位）R=0，S=1 锁存器处于(chy)1态，置1（置位）第8页/共46页第九页，共46页。R=0，S=0 R=1，S=1 状态(zhungti)保持在这种状态下，当R、S信号同时(tngsh
5、)由“1”“0”后，由于G1、G2传输时间不等，输出状态将不能确定。（应避免这种情况）。SR锁存器约束条件:SR=0第9页/共46页第十页，共46页。3）逻辑(lu j)功能表 RSQn(现态现态)Qn+1(次态次态)1100不定不定11101000 置置010100101置置101110000保持保持00114）工作(gngzu)波形第10页/共46页第十一页，共46页。5）用与非门构成(guchng)的基本SR锁存器a.电路图b.功能表不定00010101保持11QSRc.国标逻辑(lu j)符号约束条件:S R=0第11页/共46页第十二页，共46页。运用基本 SR锁存器消除机械开关触点
6、(ch din)抖动引起的脉冲输出6）基本(jbn)SR锁存器的应用第12页/共46页第十三页，共46页。2.逻辑(lu j)门控SR锁存器 1 1）电路）电路(dinl)(dinl)结构及逻辑符号结构及逻辑符号基本(jbn)SR锁存器使能信号控制门电路第13页/共46页第十四页，共46页。2）工作(gngzu)原理 S=0，R=0：Qn+1Qn S=1，R=0：Qn+11 S=0，R=1：Qn+10 S=1，R=1：Qn+1 E=1：Q3=S，Q4=R，状态，状态(zhungti)随随R、S的变化的变化发生变化。发生变化。E=0：状态：状态(zhungti)不变；不变；第14页/共46页第十
7、五页，共46页。5.2.2 D 锁存器1.逻辑(lu j)门控D锁存器1）逻辑电路(lu j din l)图与符号与门控SR锁存器的区别(qbi)？门控SR锁存器第15页/共46页第十六页，共46页。2）逻辑(lu j)功能E=0：输出(shch)保持。E=1：S=0，R=1D=0Q=0D=1Q=1S=1，R=0EDQ0保持保持100111Q=D第16页/共46页第十七页，共46页。2.传输(chun sh)门控D锁存器(a)电路(dinl)结构(b)E=1时，TG1 导通，TG2 断开(dun ki)。Q=D。E=0时，TG2 导通，TG1 断开。Q 保持不变。第17页/共46页第十八页，共
8、46页。(c)工作(gngzu)波形3.D锁存器的动态(dngti)特性（略）第18页/共46页第十九页，共46页。4.典型(dinxng)集成电路74HC/HCT373 八D锁存器内部(nib)电路第19页/共46页第二十页，共46页。工作模式工作模式输输 入入内部锁存器内部锁存器状状 态态输输 出出OELEDnQn使能和读锁存器使能和读锁存器（传送模式）（传送模式）LHLLLLHHHH锁存和读锁存器锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出锁存和禁止输出H高阻高阻74HC/HCT373 八D锁存器功能表L*和H*表示门控电平(din pn)LE由高变低之前瞬间Dn的逻辑电平(di
9、n pn)。第20页/共46页第二十一页，共46页。5.3 触发器的电路(dinl)结构和工作原理5.3.1 主从(zhcng)触发器1.电路(dinl)结构主锁存器与从锁存器结构相同。TG1和TG4的工作状态相同。TG2和TG3的工作状态相同。第21页/共46页第二十二页，共46页。2.工作(gngzu)原理(1)CP=0时:TG1导通，TG2断开；输入信号D 送入主锁存器。Q跟随D端的(dund)状态变化，使Q=D。TG3断开(dun ki)，TG4导通；从锁存器维持在原来的状态不变。第22页/共46页第二十三页，共46页。(2)CP由0跳变(tio bin)到1:TG1断开(dun ki
10、)，TG2导通输入信号 D 不能送入主锁存器。主锁存器维持原态不变。TG3导通，TG4断开从锁存器Q的信号送Q端。触发器的状态仅仅(jnjn)取决于CP信号上升沿到达前瞬间的D信号。第23页/共46页第二十四页，共46页。3.典型(dinxng)集成电路 74HC/HCT74 中D触发器的逻辑图第24页/共46页第二十五页，共46页。74HC/HCT74的逻辑(lu j)符号和功能表输输 入入输输 出出SDRDCPDQQLHHLHLLHLLHHSDRDCPDQn+1Qn+1HHL*LHHHH*HL具有(jyu)直接置1、直接置 0，正边沿触发的 D功能触发器第25页/共46页第二十六页，共46
11、页。5.3.2 维持(wich)阻塞触发器1.电路结构(jigu)与工作原理置0维持线响应输入D和CP信号根据 确定触发器的状态 第26页/共46页第二十七页，共46页。CP=0D 信号进入(jnr)触发器,为状态刷新作好准备。D 信号存于Q4011DD工作(gngzu)原理第27页/共46页第二十八页，共46页。当CP 由0 跳变为10DD1DDD在CP脉冲的上升沿，触法器(fq)按此前的 D信号刷新。第28页/共46页第二十九页，共46页。在CP=1期间(qjin)DD1D若若D=1D=11001QQ220 0，QQ331 1Q2Q2至至G1G1的反馈线使的反馈线使G1G1封锁，使封锁，使
12、Q1Q11 1，从而使，从而使Q2Q2保持保持0 0。输出。输出(shch)(shch)维持为维持为1 1。该反馈线称置。该反馈线称置1 1维持线。维持线。1置1维持(wich)线置0 阻塞线1QQ22至至GG33的反馈线使的反馈线使QQ33等于等于1 1，从而阻塞了，从而阻塞了DD的输入的置的输入的置0 0信号，称信号，称置置0 0阻塞线阻塞线。第29页/共46页第三十页，共46页。在CP=1期间(qjin)DD1D若若D=0D=00110QQ221 1，QQ330 0Q3Q3至至G4G4的反馈线使的反馈线使 G4G4封锁，使封锁，使 Q4Q41 1，从而，从而(cng r)(cng r)既
13、阻塞了既阻塞了 DD1 1的信号进入触发器，又与的信号进入触发器，又与 CPCP共同作用使共同作用使 Q3Q3保持保持0 0。输出维持为。输出维持为 0 0。该反馈线称置。该反馈线称置 1 1阻塞线、置阻塞线、置 0 0维持线。维持线。0置1阻塞(zs)线置0维持线在CP=1期间，D信号的变化不影响整个触发器 Q的状态，触发器状态只在 CP脉冲的上升沿到来瞬间变化。0第30页/共46页第三十一页，共46页。2.典型(dinxng)集成电路74LS74 第31页/共46页第三十二页，共46页。5.3.3 利用(lyng)传输延时的触发器（JK触发器）CPJKQnQn+1 说明说明100保持保持1
14、10000J=K=0保持保持记住记住这三这三种情种情况况110100JK同同J101001111101J=K=1计数计数10第32页/共46页第三十三页，共46页。5.3.4 触发器的动态(dngti)特性动态(dngti)特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。建立(jinl)时间保持时间脉冲宽度传输延时时间传输延时时间第33页/共46页第三十四页，共46页。保持时间tH ：保证D状态可靠(kko)地传送到Q建立时间tSU ：保证(bozhng)与D 相关的电路建立起稳定的状态，使触发器状态得到正确的转换。最高触发频率fcmax ：触发器内部都
15、要完成一系列动作，需要一定(ydng)的时间延迟，所以对于CP最高工作频率有一个限制。触发脉冲宽度tW ：保证内部各门正确翻转。传输延迟时间tPLH和tPHL ：时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间第34页/共46页第三十五页，共46页。5.4 触发器的逻辑(lu j)功能D 触发器JK 触发器T 触发器SR 触发器不同逻辑(lu j)功能的触发器国际逻辑(lu j)符号第35页/共46页第三十六页，共46页。触发器逻辑功能(gngnng)的描述方法（2）特征方程：触发器次态 Qn+1与输入信号及现态 Qn之间关系的逻辑(lu j)表达式称为触发器的特性方程。（1）特征表：以触发
16、器的现态和输入信号为变量，以次态为函数(hnsh)，描述它们之间逻辑关系的真值表。（3）状态转换图：状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。第36页/共46页第三十七页，共46页。5.4.1 D 触发器 1.特性(txng)表 Qn DQn+10000111001112.特性(txng)方程Qn+1=D 3.状态图第37页/共46页第三十八页，共46页。5.4.2 JK 触发器 3.状态(zhungti)转换图1.特性(txng)表 2.特性(txng)方程JKQnQn+1 说明说明0000J=K=0保持保持记住记住这三这三种情种情况况110100JK
17、同同J101001111101J=K=1计数计数10第38页/共46页第三十九页，共46页。设下降沿触发的JK触发器时钟脉冲和J、K信号的波形(b xn)如图所示，试画出输出端Q的波形(b xn)。设触发器的初始状态为0。第39页/共46页第四十页，共46页。5.4.3 T触发器 1.逻辑(lu j)符号 3.特性(txng)方程2.特 性 表TQnQn+1000保持保持011101翻转翻转1104.状态(zhungti)转换图5.T 触发器（T1）第40页/共46页第四十一页，共46页。5.4.4 SR触发器 1.特性(txng)表 Qn S RQn+100 0000100101011不确定
18、不确定1 0 0110101101111不确定不确定2.特性(txng)方程SR=0（约束条件）3.状态图第41页/共46页第四十二页，共46页。5.4.4 D 触发器功能(gngnng)的转换 1.D 触发器构成(guchng)J K触发器组合逻辑电路J JKK第42页/共46页第四十三页，共46页。2.D 触发器构成(guchng)T 触发器组合逻辑电路T TQn+1=D 第43页/共46页第四十四页，共46页。3.D 触发器构成(guchng)T触发器Q n+1=DCPQ二分频如何如何(rh)用用JK触发器构成触发器构成T触发器？触发器？第44页/共46页第四十五页，共46页。本 章 小 结l锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。l锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变(gibin)状态。l触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变(gibin)状态。l触发器按逻辑功能分类有D触发器、JK触发器、T（T）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。第45页/共46页第四十六页，共46页。