《数电时序逻辑电路学习教案.pptx》由会员分享，可在线阅读，更多相关《数电时序逻辑电路学习教案.pptx（50页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、会计学1数电时序数电时序(sh x)逻辑电路逻辑电路第一页，共50页。一、同步一、同步一、同步一、同步(tngb)(tngb)二进二进二进二进制计数器制计数器制计数器制计数器1、最低位在每次加1时都要翻转(fn zhun)2、其它(qt)位，若其后各位均为1时，则加1时该位要翻转，如0011-0100特点：000100100011010001010110011110001、同步二进制加法计数器实现方式：通过控制每位触发器的T输入端为1或0来控制时钟信号到达时是翻转还是保持，则第i位触发器输入端Ti的逻辑式应为：能实现翻转和保持两种操作的触发器-T触发器第1页/共50页第二页，共50页。驱动(q
2、 dn)方程T触发器特性(txng)方程：状态方程输出(shch)方程：第2页/共50页第三页，共50页。初值为0000，每经过一个脉冲，状态代码增加1，15个脉冲后，状态代码为为1111，C端输出1，因此(ync)C的输出可作为向高位计数器的进位信号；第16个脉冲到来，状态回到0000，此时该计数器又叫十六进制计数器。状态(zhungti)转换图计数器的容量：计数器能计到最大的数，等于计数器每一位都是1时的数值(shz)，因此n位计数器的容量为2n-1第3页/共50页第四页，共50页。时序(sh x)图如果(rgu)设时钟脉冲的频率为f0，则Q0、Q1、Q2、Q3输出波形的频率依次为f0/2
3、、f0/4、f0/8、f0/16；称之为时钟脉冲的二分频、四分频、八分频、十六分频。因此计数器也称为分频器。第4页/共50页第五页，共50页。器件器件器件器件(qjin)(qjin)实例：实例：实例：实例：4 4位同步二进制计数器位同步二进制计数器位同步二进制计数器位同步二进制计数器74LS16174LS161逻辑图D3D0：数据输入端Q3Q0：数据输出端CLK：边沿触发（上升沿）LD：同步预置数控制端，低电平有效，正常工作(gngzu)应置1 同步：受时钟信号控制 异步：不受时钟信号控制RD：异步置零输入端，低电平有效，正常工作(gngzu)应该置1C：进位输出端 EP、ET：工作(gngz
4、u)状态控制端，正常计数时，令ET=EP=1第5页/共50页第六页，共50页。工作状态Q3Q2Q1Q0X0XXX异步置 0000010XX同步预置数D3D2D1D0X1101保持（包括C）Q3Q2Q1Q0X11X0保持（C=0）Q3Q2Q1Q01111计数74LS161功能表第6页/共50页第七页，共50页。时钟信号(xnho)的逻辑式为：思考：根据计数器工作特点(tdin)，计数器还有其它实现方法吗？2、其它(qt)位，若其后各位均为1时，则加1时该位要翻转，如0011-0100通过控制时钟信号来实现计数操作：将所有触发器的T置1，同时，令CLK到达时只能加到该翻转的那些触发器的CLK输入端
5、，而不加给那些不该翻转的触发器。1、最低位在每次加 1时都要翻转示例：P283 图6.3.14：通过控制时钟信号实现的4位二进制同步加法计数器。第7页/共50页第八页，共50页。原理：多位二进制数做递减运算原理：多位二进制数做递减运算原理：多位二进制数做递减运算原理：多位二进制数做递减运算(yn sun)(yn sun)时，最低位，时，最低位，时，最低位，时，最低位，每减每减每减每减1 1一次都要翻转，其它位，若该位以下皆为一次都要翻转，其它位，若该位以下皆为一次都要翻转，其它位，若该位以下皆为一次都要翻转，其它位，若该位以下皆为0 0时，时，时，时，则该位翻转。则该位翻转。则该位翻转。则该位
6、翻转。2、同步(tngb)二进制减法计数器001101000110010101111000控制(kngzh)T触发器的T输入端实现方法：控制T触发器的CLK输入端第8页/共50页第九页，共50页。通过(tnggu)控制T端实现同步二进制减法计数器计数器状态(zhungti)为0000时B=1,B输出的是向高位的借位第9页/共50页第十页，共50页。2、同步(tngb)二进制可逆计数器（加/减计数器)设计原理：将加法计数器和减法计数器的输入控制电路部分合并，通过(tnggu)增加其它控制信号，选择是加法计数还是减法计数。有两种实现(shxin)方式：控制 T端 控制CLK第10页/共50页第十一
7、页，共50页。集成电路(jchng-dinl)实例：74LS191驱动(q dn)方程（U/D）=0时，即为加法计数器的驱动(q dn)方程（U/D）=1时，即为减法计数器的驱动(q dn)方程用U/D上的高低电平决定加/减,计数脉冲来自同一输入端第11页/共50页第十二页，共50页。U/D是加减计数控制端；D0D3是并行数据(shj)输入端；LD是异步预置数控制端；LD=0时，D0D3的数据(shj)立刻被置入FF0FF3中；S是使能控制端；S=1时T0T3全部为0，FF0FF3保持不变；C/B是进位/借位(ji wi)信号输出端：做加法计数时，Q3Q2Q1Q0=1111时，C/B=1，有进
8、位输出；做减法计数时，Q3Q2Q1Q0=0000时，C/B=1，有借位(ji wi)输出；CLKO是多个芯片级联时级间串行时钟输出端，CLKO=(CLKI S(C/B)在正常工作状态下（S=0时），若C/B1，CLKI输入低电平期间(qjin)，CLKO端会有一个低电平输出。逻辑框图第12页/共50页第十三页，共50页。74LS191逻辑(lu j)功能表 保持 预置数 加法计数 减法计数 011011100 工作状态SCLKLDU/D第13页/共50页第十四页，共50页。通过通过通过通过(tnggu)(tnggu)控制时钟端实现的双时钟可逆计数器控制时钟端实现的双时钟可逆计数器控制时钟端实现
9、的双时钟可逆计数器控制时钟端实现的双时钟可逆计数器:74LS193:74LS193所有触发器的T=1，只要有时钟信号就翻转。CLKU端有计数脉冲输入(shr)时，做加法计数CLKD端有计数脉冲输入(shr)时，做减法计数特点：加法计数脉冲和减法计数脉冲来自(li z)两个不同的脉冲源 第14页/共50页第十五页，共50页。加法计数器加法计数器加法计数器加法计数器基本原理：在四位二进制基本原理：在四位二进制基本原理：在四位二进制基本原理：在四位二进制计数器基础计数器基础计数器基础计数器基础(jch)(jch)(jch)(jch)上修上修上修上修改，如果从改，如果从改，如果从改，如果从000000
10、0000000000开始计数，开始计数，开始计数，开始计数，当计到当计到当计到当计到1001100110011001时，则下一个时，则下一个时，则下一个时，则下一个计数脉冲输入后，电路状计数脉冲输入后，电路状计数脉冲输入后，电路状计数脉冲输入后，电路状态回到态回到态回到态回到0000000000000000。二、同步(tngb)十进制计数器第15页/共50页第十六页，共50页。00001001之外的状态都能够(nnggu)经由若干脉冲进入到循环之内，具有自启动功能。状态(zhungti)转换图第16页/共50页第十七页，共50页。器件实例器件实例(shl)：同步十进制加：同步十进制加计数器计数
11、器74160工作状态X0XXX置 0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111十进制计数引脚功能(gngnng)同74161第17页/共50页第十八页，共50页。减法计数器减法计数器减法计数器减法计数器基本原理：对二进制减法计基本原理：对二进制减法计基本原理：对二进制减法计基本原理：对二进制减法计数器进行数器进行数器进行数器进行(jnxng)(jnxng)(jnxng)(jnxng)修改，修改，修改，修改，在在在在0000000000000000时减时减时减时减“1”“1”“1”“1”后跳变为后跳变为后跳变为后跳变为1001100110011001，
12、然后按二进制减法计，然后按二进制减法计，然后按二进制减法计，然后按二进制减法计数就行了。数就行了。数就行了。数就行了。第18页/共50页第十九页，共50页。具有(jyu)自启动功能状态(zhungti)转换图第19页/共50页第二十页，共50页。同步十进制可逆计数器同步十进制可逆计数器 与同步二进制可逆计数器基与同步二进制可逆计数器基本原理一致，只是电路仅用到本原理一致，只是电路仅用到00001001的十个状态。的十个状态。实例器件实例器件 单时钟：单时钟：74LS190，芯片的引，芯片的引脚排列和功能脚排列和功能(gngnng)与与74LS191相同。相同。双时钟：双时钟：74192第20页
13、/共50页第二十一页，共50页。需要某种进制的计数器，又没有(mi yu)现成产品时，需要通过外电路的不同连接，将已有的计数器芯片连成任意进制的计数器。常见(chn jin)的集成计数器芯片主要有十进制、十六进制、12位二进制，14位二进制等。三、任意(rny)进制计数器的构成方法第21页/共50页第二十二页，共50页。如果计数器有异步置零端：从SM状态译码出一个低电平信号，加到计数器的RD输入端上，计数器马上被清零(qn ln)。电路共M+1个状态，其中的SM状态为过渡状态，稳定状态依然是M个。现有(xin yu)：N进制计数器，需要：M进制计数器1、MN 设法跳过多余(duy)的N-M个状
14、态。如果计数器有同步置零端：置零的低电平从SM-1状态译出，稳定状态共M个。置零法：第22页/共50页第二十三页，共50页。例：将十进制计数器例：将十进制计数器例：将十进制计数器例：将十进制计数器7416074160接成六进制计数器接成六进制计数器接成六进制计数器接成六进制计数器置零法工作状态X0XXX置 0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数74160 功能表需要利用(lyng)其中0000-0101 六个状态应从0110 下译出低电平送给(sn i)RD，0110为过渡状态第23页/共50页第二十四页，共50页。第24页/共50页第二十
15、五页，共50页。第25页/共50页第二十六页，共50页。共出现7个状态，过渡(gud)状态用虚线表示第26页/共50页第二十七页，共50页。问题：0110 时输出的低电平将计数器内所有触发器同时置零，因此，0110保持的时间很短，动作慢的触发器可能(knng)还没有复位，置零的低电平就已经消失了。改进方法(fngf)：将置零信号用SR锁存器保存。SR01置零的低电平可持续(chx)时钟信号的一个高电平的时间。第27页/共50页第二十八页，共50页。同步置数方式：在Si状态下输入预置数的低电平，将电路的下一个(y)状态置成Sj状态，中间跳过N-M个状态；异步预置方式：增加过渡状态，在Si+1状态
16、下输入置数信号。置数法：适用于有预置(y zh)数功能的计数器，通过给计数器置入某个数的方法来跳过N-M个状态。第28页/共50页第二十九页，共50页。置数法：置数法：置数法：置数法：例：将十进制计数器74160接成六进制计数器74160 的LD采用同步(tngb)方式，因此在电路的0101 状态下，译码出0送入LD，同时令D3D2D1D0=0000，则下一个上升沿到达时，电路的状态将被置成0000。第29页/共50页第三十页，共50页。置数法：置数法：置数法：置数法：例：将十进制计数器74160接成六进制计数器74160的LD采用同步方式，因此在电路的 0101状态下，译码出 0送入LD，同
17、时令 D3D2D1D0=0000，则下一个(y)上升沿到达时，电路的状态将被置成0000。没用的1001，C失去(shq)作用第30页/共50页第三十一页，共50页。例：将十进制计数器74160接成六进制计数器想办法将1001 这个状态包含到电路有效状态中去：在0100 状态下译出0送入LD，并令D3D2D1D0=1001，则电路的下一个状态为1001，此时进位C输出为1，电路的有效状态仍为6个，每经过(jnggu)6 个脉冲C输出一个进位第31页/共50页第三十二页，共50页。a.a.并行进位方式并行进位方式并行进位方式并行进位方式(fngsh)(fngsh)：用同一个：用同一个：用同一个：
18、用同一个CLKCLK，低位片的进位输出作为高位片的工作状低位片的进位输出作为高位片的工作状低位片的进位输出作为高位片的工作状低位片的进位输出作为高位片的工作状态控制信号（如态控制信号（如态控制信号（如态控制信号（如7416074160的的的的EPEP和和和和ETET）2.N MM=N1N2 先用前面的方法分别(fnbi)接成N1和N2两个计数器。将N1和N2级连：b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于(chy)计数状态第32页/共50页第三十三页，共50页。例：用例：用例：用例：用7416074160接成一百接成一百接成一百接成一百(y b(y b i)i)进制
19、进制进制进制并行进位法当（1）计到1001 时，C输出1，（2）开始计数(j sh)，状态增加1，当下个CLK上升沿到达时，（1）回到0000，（2）停止计数(j sh)；（1）始终处于计数(j sh)状态；每经过十个脉冲（1）从0000-1001循环一次，（2）增加1。第33页/共50页第三十四页，共50页。例：用例：用例：用例：用7416074160接成一百接成一百接成一百接成一百(y b(y b i)i)进制进制进制进制串行进位法当(1)计到1001时，C输出(shch)1，(2)的CLK输入0，（1）、（2）都工作在计数(j sh)状态；每经过十个脉冲(1)从0000-1001 循环一
20、次，(2)增加1下一个CLK的上升沿到达后，(1)回到0000，C回到0，(2)的CLK输入变回1(正跳变)，(2)计入0001。第34页/共50页第三十五页，共50页。采用采用采用采用(ciyng)(ciyng)(ciyng)(ciyng)整体置零和整体置数法：整体置零和整体置数法：整体置零和整体置数法：整体置零和整体置数法：先将两片接成一个进制数先将两片接成一个进制数先将两片接成一个进制数先将两片接成一个进制数 大于大于大于大于 M M M M 的计数器的计数器的计数器的计数器 然后再采用然后再采用然后再采用然后再采用(ciyng)(ciyng)(ciyng)(ciyng)整体置零或整体置
21、数的方法整体置零或整体置数的方法整体置零或整体置数的方法整体置零或整体置数的方法M不可(bk)分解(素数)该方法(fngf)更具一般性第35页/共50页第三十六页，共50页。例：用例：用74160接成二十九进制接成二十九进制首先(shuxin)将两片74160 连成100进制计数器 第36页/共50页第三十七页，共50页。例：用例：用74160接成二十九进制接成二十九进制整体置零（异步）采用整体(zhngt)置零或整体(zhngt)置数的方法，将百进制计数器连成二十九进制计数器 计数状态应为 0到28，74160的置零为异步方式，因此应该在计到29时，译出一个低电平信号(xnho)，输入到两片
22、的 RD。第37页/共50页第三十八页，共50页。例：用例：用74160接成二十九进制接成二十九进制整体置零（异步）采用整体(zhngt)置零或整体(zhngt)置数的方法，将百进制计数器连成二十九进制计数器 计数(j sh)状态应为 0到28，74160的置零为异步方式，因此应该在计到29时，译出一个低电平信号，输入到两片的RD。进位信号，应该从28的这个(zh ge)状态译出(G2)。第38页/共50页第三十九页，共50页。例：用例：用74160接成二十九进制接成二十九进制整体置零（异步）采用(ciyng)整体置零或整体置数的方法，将百进制计数器连成二十九进制计数器 计数状态应为 0到28
23、，74160的置零为异步方式，因此应该在计到29时，译出一个低电平信号(xnho)，输入到两片的 RD。进位信号，应该(ynggi)从28的这个状态译出(G2)。低电平有效第39页/共50页第四十页，共50页。例：用例：用74160接成二十九进制接成二十九进制 采用整体(zhngt)置零或整体(zhngt)置数的方法，将百进制计数器连成二十九进制计数器 74160的预置数控制为同步方式(fngsh)，因此在计到28时，译出一个低电平信号，输入到两片的LD。整体置数（同步）第40页/共50页第四十一页，共50页。例：用例：用74160接成二十九进制接成二十九进制 采用整体(zhngt)置零或整体
24、(zhngt)置数的方法，将百进制计数器连成二十九进制计数器 74160的预置数控制为同步方式，因此在计到28时，译出一个(y)低电平信号，输入到两片的LD。整体置数（同步）进位(jnwi)信号也可从该门引出，低电平有效.同步方式无需过渡状态，可靠性高于异步方式第41页/共50页第四十二页，共50页。例：试分析下图所示电路的分频比(即Y与CLK的分频比)。(西北工业大学 1999)解：两片74LS161组成16*16同步(tngb)二进制计数器，计数到01110111(即119)时，下一个CLK到达后电路同步(tngb)置0，所以这是一个120进制计数器。电路(dinl)输出端的D触发器接成了
25、T触发器，即2分频电路(dinl)，所以输出Y与CLK的分频比为1：240第42页/共50页第四十三页，共50页。1000 0100 0010 0001原理：设初始状态为1000，输入(shr)一个脉冲，1就右移一位，经过4个脉冲后电路状态又回到1000，形成循环:1 1、环形、环形、环形、环形(hun(hun xnxn)计数器计数器计数器计数器若用电路的状态(zhungti)表示输入 CLK信号的个数，即可把该电路作为时钟脉冲的计数器。四、移位寄存器型计数器将移位寄存器首尾相接，令D0=Q3 第43页/共50页第四十四页，共50页。状态状态状态状态(zhungti(zhungti)转换图转换
26、图转换图转换图 注意：环形计数器不能自启动，因此工作时必须首先(shuxin)将电路置成有效循环中的某个状态，然后再计数。存在多个循环，若使用(shyng)其中的一个循环，则其它循环为无效循环 第44页/共50页第四十五页，共50页。改进改进改进改进(g(g ijn)ijn)：能自启动的：能自启动的：能自启动的：能自启动的4 4位环形位环形位环形位环形计数器计数器计数器计数器状态方程第45页/共50页第四十六页，共50页。状状状状态态态态(z(zhuhunngtgti)i)转转转转换换换换图图图图优点：电路(dinl)结构简单缺点：状态利用率低。n位寄存器组成的环形计数器电路(dinl)共有2
27、n个状态，而实际只用了其中的n个。环形(hun xn)计数器的特点:第46页/共50页第四十七页，共50页。2 2、扭环形、扭环形、扭环形、扭环形(hun xn(hun xn)计数器计数器计数器计数器 为了在不改变移位寄存器内部结构的条件(tiojin)下提高环形计数器的电路状态利用率，只能从改变反馈逻辑电路上想办法。将反馈(fnku)逻辑函数取为D0=Q3，构成扭环形计数器，也称为约翰逊计数器。第47页/共50页第四十八页，共50页。1 1、不能自启动、不能自启动、不能自启动、不能自启动2、有效(yuxio)循环和无效循环是相对的。状态(zhungti)转换图第48页/共50页第四十九页，共50页。改进改进改进改进(g(g ijn)ijn)：能自启动的扭环形计数器：能自启动的扭环形计数器：能自启动的扭环形计数器：能自启动的扭环形计数器状态利用率提高(t go)了：n位寄存器组成的扭环形计数器有2n个有效状态相邻(xin ln)状态间只有一位不同，不会产生竞争-冒险。第49页/共50页第五十页，共50页。