《微计算机技术1-222641.ppt》由会员分享，可在线阅读，更多相关《微计算机技术1-222641.ppt（53页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、微计算机技术微计算机技术授课教师：赵静11-12学年第一学期n第第1 1章章 绪论绪论n第第2 2章章 微处理器的结构及微计算机的组成微处理器的结构及微计算机的组成n第第3 3章章 80868086指令系统及寻址方式指令系统及寻址方式n第第4 4章章 汇编语言程序设计基础汇编语言程序设计基础n第第5 5章章 输入输出系统输入输出系统n第第6 6章章 常用可编程外围接口芯片常用可编程外围接口芯片n第第7 7章章 常用的简单外部设备与接口技术常用的简单外部设备与接口技术n第第8 8章章 微计算机总线微计算机总线n第第9 9章章 先进的微处理器介绍先进的微处理器介绍第第1 1章章 绪论绪论n1.1
2、1.1 微型计算机的特点微型计算机的特点n1.2 1.2 微处理器、微型计算机和微型计微处理器、微型计算机和微型计算机系统算机系统n1.3 1.3 微处理器技术发展的概况微处理器技术发展的概况硬件系统五大组成部分框图硬件系统五大组成部分框图 n将信息转换成机器能识别的形式将信息转换成机器能识别的形式.常用的输常用的输入设备有：鼠标器、键盘、扫描仪、数码摄入设备有：鼠标器、键盘、扫描仪、数码摄像机、数码相机像机、数码相机、A/D转换器等转换器等计算机中用于存取程序和数据的计算机中用于存取程序和数据的部件。分为内存和外存两类部件。分为内存和外存两类将结果转换成人们熟悉的将结果转换成人们熟悉的形式形
3、式.显示器、打印机、音显示器、打印机、音箱、绘图仪等箱、绘图仪等指挥和控制计算机各个部件进指挥和控制计算机各个部件进行工作的行工作的“神经中枢神经中枢”对信息进行加工和运算，内设对信息进行加工和运算，内设若干寄存器，用于暂存操作若干寄存器，用于暂存操作数和中间结果。数和中间结果。冯冯诺依曼计算机硬件框图诺依曼计算机硬件框图1.1 1.1 微型计算机的特点微型计算机的特点n通常将计算机分为通常将计算机分为大型计算机大型计算机（mainframe）、）、小型计算机小型计算机（minicomputer）和）和微型计算机微型计算机（microcomputer）。）。n微型计算机的特点：微型计算机的特点
4、：微计算机系统的层次微计算机系统的层次n微处理器微处理器n微型计算机微型计算机n微型计算机系统微型计算机系统 1.2 1.2 P、C和微型计算机系统和微型计算机系统n1.1.微处理器微处理器 (microprocessor,P)q由ALU、寄存器、控制部件组成寄存器：每个寄存器：每个P中都有中都有多个寄存器。存放操作多个寄存器。存放操作数、中间结果、状态标数、中间结果、状态标志及指令地址等信息。志及指令地址等信息。控制部件：根据当前所执行指令的控制部件：根据当前所执行指令的要求，产生一定时序的控制信号，要求，产生一定时序的控制信号，控制该指令所规定操作的执行控制该指令所规定操作的执行系统总线系
5、统总线n2.2.微型计算机微型计算机 (microcomputer,C)微型计算机基本结构 n3.3.微型计算机系统微型计算机系统 (microcomputer system)1.3 1.3 微处理器技术发展的概况微处理器技术发展的概况n将运算器和控制器集成在一片硅片上的设计思将运算器和控制器集成在一片硅片上的设计思想，最初是由一个日本人为了设计一款袖珍计算器想，最初是由一个日本人为了设计一款袖珍计算器而提出的，委托美国的而提出的，委托美国的Intel公司设计了第一款微处公司设计了第一款微处理器理器Intel 4004。n随后随后Intel设计了设计了8008、8080、8085、8086、8
6、088、80186、80286、80386、80486、Pentium、Pentium Pro、Pentium II、Pentium III、Pentium IV等一系列微处理器，成为目前世界上最大的微处等一系列微处理器，成为目前世界上最大的微处理器生产厂家。理器生产厂家。RISC和CISCn一个指令系统符合一个指令系统符合20%80%规律，经常被使规律，经常被使用的指令只占整个程序指令数的用的指令只占整个程序指令数的20。于是出。于是出现了精简指令集计算机现了精简指令集计算机RISC。相对于。相对于RISC，人们将传统指令集计算机称之为复杂，人们将传统指令集计算机称之为复杂指令集计算机指令集
7、计算机CISC。n目前目前RISC和和CISC的发展趋势是，取长补短，的发展趋势是，取长补短，相互融合，殊途同归。相互融合，殊途同归。第第2 2章章 微处理器的结构微处理器的结构 及微计算机的组成及微计算机的组成n2.1 80 x86微处理器系列概况微处理器系列概况n2.2 8086/8088微处理器的基本结构微处理器的基本结构n2.3 8086/8088芯片引脚功能说明芯片引脚功能说明n2.4 8086/8088最小与最大模式下最小与最大模式下C的基本组成的基本组成n2.5 8086/8088的总线操作、中断及总线请求的总线操作、中断及总线请求n2.6 8086微处理器访问存储器和微处理器访
8、问存储器和I/O设备的特性设备的特性n2.7 80386微处理器的组成与结构微处理器的组成与结构 2.1 80 x86微处理器系列概况微处理器系列概况n与与Intel公司早期的微处理器产品公司早期的微处理器产品8080/8085相相比，比，8086/8088微处理器有以下改进：微处理器有以下改进：q1.数据处理能力提高，数据处理能力提高，8位位16位；位；q2.内存寻址空间增大，内存寻址空间增大，64KB 1MB；q3.采用流水线技术，增强并行处理能力。采用流水线技术，增强并行处理能力。n8088相对于相对于8086：q8088内部结构与内部结构与8086基本相同，是基本相同，是16位的处理器
9、位的处理器q8086对外数据总线对外数据总线16位；位；8088对外的数据总线对外的数据总线8位。位。80286、80386及及80486微处理器微处理器 n80286：16位结构，位结构，16MB寻址空间，支持保寻址空间，支持保护方式，可执行多任务，速度比护方式，可执行多任务，速度比8086快。快。n80386：32位结构，位结构，4GB寻址空间，支持保护寻址空间，支持保护方式，可执行多任务，性能大大优于方式，可执行多任务，性能大大优于16位结构。位结构。n80486：32位结构，片内位结构，片内FPU、片内、片内cache，总体性能比总体性能比80386有明显提高。有明显提高。2.2 80
10、86/8088微处理器的基本结构微处理器的基本结构n2.2.1 8086微处理器的基本组成及逻辑框图微处理器的基本组成及逻辑框图n2.2.2 8086/8088微处理器的存储器管理微处理器的存储器管理20位位 AH AL BH BL CH CL DH DL SP BP DI SI通用寄通用寄存器存器运算寄存器运算寄存器ALU标志标志执行部件执行部件控制电路控制电路1 2 3 4 5 6 CS DS SS ES IP内部暂存器内部暂存器I/O控制控制电路电路地址加地址加法器法器16位位8位位指令队列缓冲器指令队列缓冲器外外总总线线执行部件执行部件总线接口部件总线接口部件2.2.1 80862.2
11、.1 8086微处理器的基本组成及逻辑框图微处理器的基本组成及逻辑框图四个通用寄存器四个通用寄存器AX、BX、CX、DX。都。都是是16位，可作两个位，可作两个8位使用。位使用。堆栈指针寄存器堆栈指针寄存器基址指针寄存器基址指针寄存器目的变址寄存器目的变址寄存器源变址寄存器源变址寄存器 完成完成8位或者位或者16位二进制算术和位二进制算术和逻辑运算，计算逻辑运算，计算偏移量。偏移量。协助协助ALU完成完成运算，暂存参运算，暂存参加运算的数据。加运算的数据。从指令队列取出指令并通过译从指令队列取出指令并通过译码电路分析，发出相应的控制码电路分析，发出相应的控制命令，控制命令，控制ALU数据流向。
12、数据流向。标志寄存器标志寄存器：16位寄存器，其中有位寄存器，其中有7位未用。位未用。D15D0 OF DF IF TF SF ZF AF PF CF进进借借位位标标志志奇奇偶偶标标志志半半进进借借位位标标志志零零标标志志符符号号标标志志单单步步中中断断中中断断允允许许方方向向标标志志溢溢出出标标志志1-有进、借位有进、借位0-无进、借位无进、借位1-低低8位有偶数个位有偶数个10-低低8位有奇数个位有奇数个11-低低4位向高位向高4位有进、借位位有进、借位0-低低4位向高位向高4位无进、借位位无进、借位1-结果为结果为00-结果不为结果不为01-允许中断允许中断0-屏蔽中断屏蔽中断1 高地址
13、向低地址处理高地址向低地址处理0-低地址向高地址处理低地址向高地址处理20位位 AH AL BH BL CH CL DH DL SP BP DI SI通用寄通用寄存器存器运算寄存器运算寄存器ALU标志标志执行部件执行部件控制电路控制电路1 2 3 4 5 6 CS DS SS ES IP内部暂存器内部暂存器I/O控制控制电路电路地址加地址加法器法器16位位8位位指令队列缓冲器指令队列缓冲器外外总总线线执行部件执行部件总线接口部件总线接口部件16位代码段寄存器位代码段寄存器16位数据段寄存器位数据段寄存器16位堆栈段寄存器位堆栈段寄存器16位附加段寄存器位附加段寄存器16位指令指针寄存器位指令指
14、针寄存器产生产生20位地址。物理地址位地址。物理地址=段基值段基值16+偏移地址。偏移地址。6B的先进先出缓冲器，预取指令放的先进先出缓冲器，预取指令放入指令队列缓冲器中。帮助实现流入指令队列缓冲器中。帮助实现流水线技术，提高水线技术，提高CPU效率。效率。处理器与外部处理器与外部总线的接口总线的接口80868086微处理器的基本组成微处理器的基本组成20位位 AH AL BH BL CH CL DH DL SP BP DI SI通用寄通用寄存器存器运算寄存器运算寄存器ALU标志标志执行部件执行部件控制电路控制电路1 2 3 4 5 6 CS DS SS ES IP内部暂存器内部暂存器I/O控
15、制控制电路电路地址加地址加法器法器16位位8位位指令队列缓冲器指令队列缓冲器外外总总线线执行部件执行部件总线接口部件总线接口部件总线接口部件与执行部件的流水线操作总线接口部件与执行部件的流水线操作图2.3流水线与非流水线操作的比较 EUEU与与BIUBIU相对独立，相对独立，BIUBIU在保证在保证EUEU与片外及时传送操作数的前提下，与片外及时传送操作数的前提下，可独立安排预取指令填充指令对列。可独立安排预取指令填充指令对列。EUEU执行的指令是预先准备好的，执行的指令是预先准备好的，EUEU的的操作可连续进行不必等待，实现流水线操作。操作可连续进行不必等待，实现流水线操作。2.2.2 80
16、86/8088微处理器的存储器管理n物理地址段基值物理地址段基值16+偏移量偏移量图2.4 物理地址形成示意图 CS 0000 IP代码段代码段 DS或或ES 0000 SI、DI或或BX SS 0000 SP或或BP数据段数据段堆栈段堆栈段存储器存储器段寄存器和偏移地址寄存器组合关系段寄存器和偏移地址寄存器组合关系2.3 8086/8088芯片引脚功能说明n2.3.1基本引脚信号n2.3.2最小工作模式下的有关控制引脚信号n2.3.3最大工作模式下的有关控制引脚信号 最小模式用于构成单处理器系统，最大模式用于与协处理器配合构成多最小模式用于构成单处理器系统，最大模式用于与协处理器配合构成多处
17、理器系统。处理器系统。两种工作模式的引脚定义有所不同。两种工作模式的引脚定义有所不同。8086/8088微处理器具有两种工作模式：最小模式和最大模式。微处理器具有两种工作模式：最小模式和最大模式。8086/8088微处理器的引脚定义（括号中为最大模式的引脚名称）2.3.1 基本引脚信号与工作模式无关nAD15AD0(I/O,三态三态)：8086地址地址/数据总线复用，分数据总线复用，分时工作。时工作。8088只有只有AD7AD0复用，复用，A15A8只作为地址总线。只作为地址总线。nA19/S6A16/S3(O,三态三态)：地址高位地址高位/状态分时复用引状态分时复用引脚。脚。q每个总线周期先
18、输出地址高位，再输出处理器状态。每个总线周期先输出地址高位，再输出处理器状态。qS6=0；S5=IF；S4和和S3组合表示当前段寄存器使用情况组合表示当前段寄存器使用情况。S S4 4 S S3 3 段寄存器段寄存器 0 0 当前正在使用当前正在使用ES 0 1 当前正在使用当前正在使用SS 1 0 当前正在使用当前正在使用CS 1 1 当前正在使用当前正在使用DSn (O,三态三态)：对于对于8086，高字节数据允许，高字节数据允许/状态状态分时复用的引脚。状态信号分时复用的引脚。状态信号S7未定义。未定义。8088中该引脚为单中该引脚为单独的状态信号独的状态信号 。nNMI(I)：非屏蔽中
19、断请求输入线。上升沿触发，不受非屏蔽中断请求输入线。上升沿触发，不受IF的限制。通常用于处理电源掉电等紧急情况。的限制。通常用于处理电源掉电等紧急情况。nINTR(I)：可屏蔽中断请求信号。当可屏蔽中断请求信号。当IF=1且且INTR为高为高电平时，电平时，8086/8088在结束当前指令后响应中断请求，并在结束当前指令后响应中断请求，并读取中断类型码，转入相应的中断处理过程。读取中断类型码，转入相应的中断处理过程。n (O,三态三态)：读信号，低电平有效。读信号，低电平有效。2.3.1 基本引脚信号与工作模式无关BHE/S7SS0RD2.3.1 基本引脚信号与工作模式无关nCLK(I)：外部
20、时钟信号输入端。由外部时钟发生电路外部时钟信号输入端。由外部时钟发生电路提供占空比为提供占空比为1:3（33%高电平）的定时脉冲。高电平）的定时脉冲。nRESET(I)：复位信号，大于复位信号，大于4个时钟周期的高电平有个时钟周期的高电平有效。该有效信号强制效。该有效信号强制8086/8088停止当前操作，将停止当前操作，将指令队列指令队列置空，标志寄存器、置空，标志寄存器、DS、SS、ES、IP=0，CS=FFFFH。当当RESET失效时，失效时，8086/8088将从物理地址将从物理地址FFFF0H开始取开始取指并执行指令。指并执行指令。nREADY(I)：准备就绪信号，输入，高电平有效。
21、准备就绪信号，输入，高电平有效。READY=1，CPU访问的存储器或访问的存储器或IO端口已准备好传送数端口已准备好传送数据。据。若若CPU在总线周期在总线周期T3状态检测到状态检测到READY=0，CPU自自动插入一个或多个等待状态动插入一个或多个等待状态TW，直到，直到READY=1为止。为止。2.3.1 基本引脚信号与工作模式无关n (I)：测试信号，低电平有效，与测试信号，低电平有效，与WAIT指令配合工指令配合工作。当作。当CPU执行执行WAIT指令时，每隔指令时，每隔5个时钟周期对个时钟周期对TEST进进行一次测试，若行一次测试，若TEST=1，继续等待，直到，继续等待，直到TES
22、T=0。nMN/MX(I)：工作模式选择信号，输入。工作模式选择信号，输入。q高电平，高电平，CPU工作在最小模式系统；工作在最小模式系统；q低电平，低电平，CPU工作在最大模式系统。工作在最大模式系统。nVCC(I)：微处理器的微处理器的+5V电源输入引脚。电源输入引脚。nGND：微处理器的参考电平引脚，接系统地线。微处理器的参考电平引脚，接系统地线。TEST2.3.2 最小工作模式下的有关引脚信号n (O)：最小工作模式的中断响应信号，低电平有效。最小工作模式的中断响应信号，低电平有效。表示表示CPU响应了外设发来的中断申请信号响应了外设发来的中断申请信号INTR。nALE(O)：地址锁存
23、允许信号，高电平有效。用来锁存地地址锁存允许信号，高电平有效。用来锁存地址信号址信号A15-A0，分时使用，分时使用AD15-AD0地址地址/数据总线。数据总线。n (O,三态三态)：数据允许信号，低电平有效。可以作为数据允许信号，低电平有效。可以作为数据总线缓冲器的选通信号。数据总线缓冲器的选通信号。n (O,三态三态)：数据发送数据发送/接收控制信号接收控制信号,用于控制数用于控制数据总线缓冲器的数据传输方向。据总线缓冲器的数据传输方向。n (O,三态三态)：存储器、输入输出设备的选择信号。存储器、输入输出设备的选择信号。8088中该信号的相位与中该信号的相位与8086相反，即该信号为相反
24、，即该信号为 。INTADENDT/RM/IOIO/M 2.3.2 最小工作模式下的有关引脚信号n (O,三态三态)：写命令信号，低电平有效。写命令信号，低电平有效。nHOLD(I)：总线请求保持信号。当总线请求保持信号。当8086/8088以外的总以外的总线控制器请求控制总线时，向线控制器请求控制总线时，向HOLD引脚发送高电平，直引脚发送高电平，直到总线使用完毕释放总线控制权时到总线使用完毕释放总线控制权时,才撤销才撤销HOLD信号。信号。nHLDA(O)：总线响应保持信号。当总线响应保持信号。当8086/8088的的HOLD信号有效信号有效(高电平高电平)时，微处理器在完成当前总线周期之
25、后，时，微处理器在完成当前总线周期之后，将所有三态总线置为高阻态，并置将所有三态总线置为高阻态，并置HLDA信号为高电平，通信号为高电平，通知总线请求者可以接收总线控制权。知总线请求者可以接收总线控制权。n (O,三态三态)：8088在最小模式下的状态信号，与在最小模式下的状态信号，与 和和 信号组合表示信号组合表示8088的多个总线周期状态。的多个总线周期状态。WRSS0IO/MDT/R 2.3.3最大工作模式下的有关引脚信号 nQS1,QS0(O)：指令队列状态信号，表明处理器当前的指指令队列状态信号，表明处理器当前的指令队列状态。用于控制协处理器实现指令队列的同步操作。令队列状态。用于控
26、制协处理器实现指令队列的同步操作。QS1 QS0指令队列状态指令队列状态0 0无操作无操作0 1从队列中取指令码首字节从队列中取指令码首字节1 0指令队列空指令队列空1 1从队列中取指令码后续字节从队列中取指令码后续字节 2.3.3最大工作模式下的有关引脚信号n (O)：总线周期状态信号，表示当前总线周期的操作总线周期状态信号，表示当前总线周期的操作状态，用于控制状态，用于控制8288(总线控制器总线控制器)产生相应的总线控制信号：产生相应的总线控制信号：S2,S1,S0总线周期状态总线周期状态8288输出的控制信号输出的控制信号0 0 0中断响应周期中断响应周期0 0 1读读IO接口接口0
27、1 0写写IO接口接口,0 1 1暂停暂停无无1 0 0取指令取指令1 0 1读存储器读存储器1 1 0写存储器写存储器,1 1 1无效状态无效状态无无 S2 S1 S0INTAIORCIOWCAIOWCMRDCMRDCMWTCAMWTC 2.3.3最大工作模式下的有关引脚信号n (O,三态三态)：总线封锁信号，三态输出，低电平总线封锁信号，三态输出，低电平有效。有效。/LOCK=0，CPU不允许其它控制器占用总线。不允许其它控制器占用总线。n ，(IO)：总线请求信号（输总线请求信号（输入）入）/总线响应信号（输出），双向，低电平有效。两个总线响应信号（输出），双向，低电平有效。两个通道，通
28、道，的优先级高于的优先级高于 。LOCKRQ/GT0RQ/GT1RQ/GT0RQ/GT18086/8088微处理器的引脚定义（括号中为最大模式的引脚名称）2.4 8086/80882.4 8086/8088最小与最大模式下微计最小与最大模式下微计算机的基本组成算机的基本组成2.4.1 最小模式的微计算机组成地址锁存器地址锁存器数据缓冲器数据缓冲器1.如何确定工作模式？如何确定工作模式？2.为什么需要地址锁存为什么需要地址锁存器和数据缓冲器？器和数据缓冲器？2.4.2 最大模式的微计算机组成n (O)：总线周期状态信号，表示当前总线周期的操作总线周期状态信号，表示当前总线周期的操作状态，用于控制
29、状态，用于控制8288(总线控制器总线控制器)产生相应的总线控制信号：产生相应的总线控制信号：S2,S1,S0总线周期状态总线周期状态8288输出的控制信号输出的控制信号0 0 0中断响应周期中断响应周期0 0 1读读IO接口接口0 1 0写写IO接口接口,0 1 1暂停暂停无无1 0 0取指令取指令1 0 1读存储器读存储器1 1 0写存储器写存储器,1 1 1无效状态无效状态无无 S2 S1 S0INTAIORCIOWCAIOWCMRDCMRDCMWTCAMWTC2.5 8086/80882.5 8086/8088的总线操作、中断及的总线操作、中断及总线请求总线请求 2.5.1 总线周期与
30、总线操作1.1.总线周期的基本概念总线周期的基本概念n总线周期：总线周期：CPU通过总线与存储器或通过总线与存储器或I/O接口进行一次接口进行一次数据传输所需的时间。数据传输所需的时间。nT状态：状态：一个时钟周期的时间间隔。一个时钟周期的时间间隔。CPU处理动作的最小处理动作的最小单位。单位。图2.8典型的8086/8088总线周期时序图2.9最小模式下总线操作时序TW状态：状态：在在T3状态，存储器或外设没有准备好发状态，存储器或外设没有准备好发送或接收数据，置送或接收数据，置READY=0；CPU在在T3和和T4之间之间插入一个或几个插入一个或几个TW状态状态，直到数据准备好，直到数据准
31、备好READY=1为止。为止。T1状态：状态：地址地址有效并锁存；有效并锁存；此状态前确定此状态前确定M/IO信号；信号；DT/R信号确定数据流向。信号确定数据流向。T2状态：状态：确定确定读写读写操作；操作；DEN数据允许；数据允许；T3状态：状态：若存若存储器或储器或I/O端口已做好发送或端口已做好发送或接收数据准备，则在接收数据准备，则在T3状态期间将状态期间将数据数据放到数据总线上；放到数据总线上；T3结束时，结束时，CPU从从AD15-AD0上读上读取数据或将数据写入相应设备。取数据或将数据写入相应设备。T4状态：状态：读读周期：周期：CPU对数据总线进行采样，对数据总线进行采样，读
32、出数据。读出数据。写写周期：数据从数据总线上被撤除，周期：数据从数据总线上被撤除，各种控制信号和状态信号进入无效状态各种控制信号和状态信号进入无效状态不同之不同之处？处？最小模式最小模式2.5.2 中断系统n8086/8088通过通过8位中断类型码（常用位中断类型码（常用n表示）来区分不同的表示）来区分不同的中断源，因此可以处理多达中断源，因此可以处理多达256个中断源。个中断源。n256种中断可分为硬件中断和软件中断。种中断可分为硬件中断和软件中断。1.1.硬件中断硬件中断 通过外部硬件电路产生的中断通过外部硬件电路产生的中断n可屏蔽中断可屏蔽中断 经经INTR引脚输入，受引脚输入，受IF标
33、志位影响。标志位影响。qIF=1：开中断，可响应：开中断，可响应INTR的请求。的请求。qIF=0：关中断，不响应：关中断，不响应INTR的请求。的请求。n非屏蔽中断非屏蔽中断 经经NMI引脚输入，不受引脚输入，不受IF控制。控制。2.2.软件中断软件中断 不受不受IF影响影响n软件中断指令软件中断指令INT n中包含有中断类型码中包含有中断类型码n，8086/8088直接直接从指令队列中得到它。从指令队列中得到它。3.3.中断向量与中断向量表中断向量与中断向量表 中断向量表：中断向量表：中断服务程序入口中断服务程序入口地址表。地址表。中断向量：中断向量：中断服务程序的入口中断服务程序的入口地
34、址。要占用地址。要占用4 4个字节：个字节：IPIP值占用值占用低低1616位，位，CSCS值占用高值占用高1616位。位。256256个中断向量占用个中断向量占用4 4256=1KB256=1KB。要找到某个中断向量在中断向量要找到某个中断向量在中断向量表中的存放位置，即中断向量表的表中的存放位置，即中断向量表的偏移地址值，需将中断类型码偏移地址值，需将中断类型码n n乘乘4 4即可得到：即可得到：0000:0000:（4 4n n）H H。在在256个中断源中，个中断源中，Intel保留了中断类型码为保留了中断类型码为04的的5个中断源为固定用途。个中断源为固定用途。0：当执行除法指令出现
35、除数为：当执行除法指令出现除数为0时的中断。时的中断。1：当：当TF=1时执行单步中断。时执行单步中断。2：当非屏蔽中断请求信号：当非屏蔽中断请求信号NMI有效时的中断。有效时的中断。3：断点中断，当执行：断点中断，当执行INT 3指令时的中断。指令时的中断。4：当执行：当执行INTO指令且指令且OF=1时，处理器进入时，处理器进入类型类型4的中断处理过程。的中断处理过程。中断类型码的获取中断类型码的获取u 固定中断固定中断04：u中断类型码中断类型码0、1对应的是内部中断，既不由外部硬件中对应的是内部中断，既不由外部硬件中断请求信号产生，也不由执行软件中断指令断请求信号产生，也不由执行软件中
36、断指令INT n产生，而产生，而是由是由8086/8088内部产生。单步中断还可以用内部产生。单步中断还可以用IF=0来屏蔽；来屏蔽；u中断类型码中断类型码2对应的是对应的是NMI信号有效，是硬件中断；信号有效，是硬件中断；u中断类型码中断类型码3、4对应的是单字节软件中断，与双字节的对应的是单字节软件中断，与双字节的INT n指令有所不同。指令有所不同。u 软件中断：软件中断：指令指令INT n中包含有中断类型码中包含有中断类型码n，8086/8088直接从指令队列中得到它。直接从指令队列中得到它。u可屏蔽可屏蔽 硬件中断：硬件中断：8086/8088在中断响应周期中从在中断响应周期中从IO
37、接接口电路读取中断源的中断类型码口电路读取中断源的中断类型码n。指令指令/CPU内部产生内部产生软件中断（内部）软件中断（内部）硬件中断（外部）硬件中断（外部）INTn 指令指令中中 断断 逻逻 辑辑断点断点中断中断溢出溢出中断中断单步单步中断中断除数为除数为0 中断中断（3）（4）（1）（0）非屏蔽中断请求非屏蔽中断请求（2）中中断断控控制制器器8259A可可屏屏蔽蔽中中断断请请求求NMIINTR8086 8086 中中 断断 分分 类类 图图INTOINT3OF=1TF=14.4.中断响应周期中断响应周期对可屏蔽硬件中断请求（INTR）的响应n8086/8088在每个指令周期的最后在每个指
38、令周期的最后1个个T状态检测状态检测INTR，若为高，若为高电平，且电平，且IF=1，微处理器在下一个，微处理器在下一个T状态进入中断响应周期。状态进入中断响应周期。第一个总线周期，处第一个总线周期，处理器将地址理器将地址/数据线数据线变成浮动状态变成浮动状态中断源将中断类型中断源将中断类型码送至总线上，处码送至总线上，处理器读取并放入内理器读取并放入内部暂存器。部暂存器。处理器保护现场：标志寄存器内容处理器保护现场：标志寄存器内容堆栈；清除堆栈；清除IF和和TF；将主程序下一；将主程序下一指令的地址指令的地址堆栈。堆栈。处理器由中断类型码得中断向量表入口地址，读取中断向量到处理器由中断类型码
39、得中断向量表入口地址，读取中断向量到CS、IP。注意：软件中断和非屏蔽中断不按上图时序响应中断。注意：软件中断和非屏蔽中断不按上图时序响应中断。2.5.3 总线请求n1.1.最小模式下的总线请求与响应最小模式下的总线请求与响应微处理器其他总线主控模块HOLDHLDAn2.2.最大模式下的总线请求与响应最大模式下的总线请求与响应n两个总线请求与总线响应通道：两个总线请求与总线响应通道：和和 。RQ/GT0RQ/GT1n8086微处理器的指令系统既可以处理微处理器的指令系统既可以处理16位数据，也可以处理位数据，也可以处理8位数据。这样，以位数据。这样，以8086微处理器为微处理器为CPU的微机系
40、统，对内的微机系统，对内存储器的访问，也必须是既可以进行存储器的访问，也必须是既可以进行16位字访问，也可以进位字访问，也可以进行行8位的字节访问。因此，存储器必须是按照字节编址的，位的字节访问。因此，存储器必须是按照字节编址的，即每个字节占用即每个字节占用1个地址。个地址。n为了能够完成为了能够完成16位位/8位两种数据传输的存储器访问，将存储位两种数据传输的存储器访问，将存储器构造成奇偶两个存储体。器构造成奇偶两个存储体。2.6 80862.6 8086微处理器访问存储器和微处理器访问存储器和I/OI/O设备的特性设备的特性2.6.1 以字节或字为单位的数据处理2.6.2 8086微处理器
41、与存储器及I/O模块的接口n1MB的存储空间分成两个的存储空间分成两个512KB的存储体，分别对应的存储体，分别对应A0=0（偶体）（偶体）和和A0=1（奇体）（奇体）。8086与与I/O设备设备的数据传输：的数据传输：16位？位？8位？位？2.7 80386微处理器本章小结n8086微处理器的基本组成：分为微处理器的基本组成：分为EU和和BIU两大功能部件。两两大功能部件。两部件相对独立且分工明确，可实现部件相对独立且分工明确，可实现流水流水操作。操作。n8086/8088对外引脚信号的定义。对外引脚信号的定义。n8086/8088最小最小与与最大模式最大模式下微计算机的基本组成下微计算机的
42、基本组成。n8086在最小模式下的在最小模式下的总线操作时序总线操作时序。n8086可处理可处理256种中断，分硬件中断和软件中断两类。种中断，分硬件中断和软件中断两类。n每种中断分配一个每种中断分配一个中断类型码中断类型码n，n4可得可得中断向量中断向量在在中断向中断向量表量表中的偏移地址。中的偏移地址。n对于芯片对于芯片INTR引脚的中断请求及中断响应。引脚的中断请求及中断响应。n8086/8088在最小与最大模式下的总线请求与响应。在最小与最大模式下的总线请求与响应。n在基于在基于8086微处理器的系统中，微处理器的系统中，1MB的存储空间分成的存储空间分成奇体奇体和和偶体偶体两部分。两
43、部分。1.8086是高性能的第三代微处理器，是是高性能的第三代微处理器，是Intel系列的系列的 位微处位微处理器。理器。A8 B16 C32 D642.8086有有20根地址线，可以寻址的内存空间能达到根地址线，可以寻址的内存空间能达到 字节。字节。A1K B1M C1G D1T3.的任务就是在内部控制总线信号的控制下，把内部数据的任务就是在内部控制总线信号的控制下，把内部数据总线上的数据送上外部地址总线，或与外部数据总线的某些位总线上的数据送上外部地址总线，或与外部数据总线的某些位交换数据，并产生相应的外部控制信号。交换数据，并产生相应的外部控制信号。A高速缓存部件高速缓存部件 B代码预取
44、部件代码预取部件 C总线接口部件总线接口部件 D指令译码部件指令译码部件BBC4.指令队列的作用是指令队列的作用是 。nA暂存操作数地址暂存操作数地址 B暂存操作数暂存操作数nC暂存指令地址暂存指令地址 D暂存预取指令暂存预取指令5.当存储器的读出时间大于当存储器的读出时间大于CPU要求的时间时，为了保证要求的时间时，为了保证CPU与存储器的周期配合，就要利用一个与存储器的周期配合，就要利用一个READY信号，信号，使使CPU插入一个插入一个 状态。状态。nAT1 BT2 CT3 DTw 6.为中断允许标志。该位置为为中断允许标志。该位置为1时，允许响应外部可屏蔽时，允许响应外部可屏蔽中断（中断（INTR）；为）；为0时，禁止响应外部可屏蔽中断。时，禁止响应外部可屏蔽中断。nAOF BIF nCDF DZFDDBn已知当前数据段位于存储器的已知当前数据段位于存储器的A1000H到到B0FFFH范围内，问范围内，问DS=？q物理地址段基值物理地址段基值16+偏移量偏移量qDS=A100Hn中断向量表的中断向量表的00084H00087H中存放着类型码中存放着类型码为为 的中断向量。的中断向量。q中断向量在中断向量表中断向量在中断向量表 的存放位置的存放位置 0000:(4n)H21H