《MCS-51单片机硬件结构.ppt》由会员分享，可在线阅读，更多相关《MCS-51单片机硬件结构.ppt（58页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 第第2 2章章 MCS-51 MCS-51单片机的硬件结构单片机的硬件结构片内结构片内结构如图如图2-12-1所示所示:介绍介绍图图2-12-1中的各中的各功能部件功能部件：1.CPU1.CPU（微处理器）（微处理器）2.2.数据存储器（数据存储器（RAMRAM）片内为片内为128128个字节（个字节（5252子系列的为子系列的为256256个字节）个字节）3.3.程序存储器（程序存储器（ROM/EPROMROM/EPROM）8031:8031:无此部件；无此部件；8051:8051:4K4K字节字节ROMROM；8751:8751:4K4K字节字节EPROM EPROM；89C51/89C
2、52/89C55:89C51/89C52/89C55:4K/8K/20K 4K/8K/20K 字节闪存。字节闪存。4.4.中断系统中断系统 5.5.定时器定时器/计数器计数器6.6.串行口串行口 1 1个个全双工全双工的异步串行口，具有的异步串行口，具有四种四种工作方式工作方式。7.P17.P1口、口、P2P2口、口、P3P3口、口、P0P0口口 为为4 4个个并行并行8 8位位I/OI/O口。口。8.8.特殊功能寄存器（特殊功能寄存器（SFRSFR）共有共有2121个个，是一个具有特殊功能的，是一个具有特殊功能的RAMRAM区。区。2.2 MCS-512.2 MCS-51的引脚的引脚 404
3、0只引脚只引脚双列直插封装双列直插封装（DIPDIP）。）。4444只引脚只引脚方形封装方形封装方式（方式（4 4只无用）只无用）4040只引脚只引脚按功能分为按功能分为3 3类类：（1 1）电源及时钟引脚）电源及时钟引脚:Vcc:Vcc、VssVss；XTAL1XTAL1、XTAL2XTAL2。（2 2）控控制制引引脚脚：PSENPSEN*、EAEA*、ALEALE、RESET RESET（即即RSTRST）。）。（3 3）I/OI/O口口引引脚脚：P0P0、P1P1、P2P2、P3P3，为为4 4个个8 8位位I/OI/O口口的外部引脚。的外部引脚。2.2.1 2.2.1 电源及时钟引脚电
4、源及时钟引脚 1 1电源引脚电源引脚 （1 1）VccVcc（4040脚）脚）：+5V+5V电源；电源；（2 2）VssVss（2020脚）脚）：接地。：接地。2 2时钟引脚时钟引脚 （1 1）XTAL1XTAL1（1919脚脚）：接接外外部部晶晶体体，如如果果采采用用外外接接振振荡器时，荡器时，振荡器的输出振荡器的输出应接到此引脚上。应接到此引脚上。（2 2）XTAL2XTAL2（1818脚）脚）：接外部晶体的另一端或悬空。：接外部晶体的另一端或悬空。2.2.2 2.2.2 控制引脚控制引脚 提供控制信号，有的引脚还具有提供控制信号，有的引脚还具有复用复用功能。功能。(1)RST/VPD(9
5、(1)RST/VPD(9脚脚)：复位与备用电源。：复位与备用电源。(2)ALE/PROG (2)ALE/PROG*（3030脚）：脚）：第第一一功功能能:ALEALE为为地地址址锁锁存存允允许许，可可驱驱动动8 8个个LSLS型型TTLTTL负载。负载。第二功能第二功能:PROGPROG*为编程脉冲输入端。为编程脉冲输入端。(3)(3)PSENPSEN*（2929脚脚）：外外部部程程序序存存储储器器的的读读选选通通信信号号。可可驱动驱动8 8个个LSLS型型TTLTTL负载。负载。(4)(4)EAEA*/V/VPPPP (Enable(Enable Address/Voltage Addres
6、s/Voltage Pulse Pulse of of ProgramingPrograming，3131脚脚)EAEA*为内外程序存储器选择控制端。为内外程序存储器选择控制端。EAEA*=1=1，访访问问片片内内程程序序存存储储器器，但但在在PCPC（程程序序计计数数器器）值值超超过过0FFFH0FFFH（对对于于80518051、87518751）时时，即即超超出出片片内内程程序序存存储储器器的的4K4K字字节节地地址址范范围围时时，将将自自动动转转向向执执行外部程序存储器内的程序行外部程序存储器内的程序。EA EA*=0=0，单片机则单片机则只访问只访问外部外部程序存储器程序存储器。V
7、VPPPP为本引脚的第二功能。用于为本引脚的第二功能。用于施加编程电压施加编程电压（例如（例如+21V+21V或或+12V+12V）。对）。对89C5189C51，加在，加在V VPPPP脚的脚的编程电压编程电压为为+12V+12V或或+5V+5V。2.2.3 I/O2.2.3 I/O口引脚口引脚 (1)(1)P0P0口口：双向双向8 8位三态位三态I/OI/O口，此口为地址总线口，此口为地址总线（低（低8 8位）及数据总线位）及数据总线分时复用分时复用口，可驱动口，可驱动8 8个个LSLS型型TTLTTL负载。负载。(2)(2)P1P1口口：8 8位位准准双双向向I/OI/O口口，可可驱驱动
8、动4 4个个LSLS型型TTLTTL负载。负载。(3)(3)P2P2口口：8 8位位准准双双向向I/OI/O口口，与与地地址址总总线线（高高8 8位）复用，可驱动位）复用，可驱动4 4个个LSLS型型TTLTTL负载。负载。(4)(4)P3P3口口：8 8位位准准双双向向I/OI/O口口，双双功功能能复复用用口口，可可驱驱动动4 4个个LSLS型型TTLTTL负载。负载。注意注意:准双向口与双向三态口的差别准双向口与双向三态口的差别。当当3 3个个准准双双向向I/OI/O口口作作输输入入口口使使用用时时，要要向向该该口口先先写写“1”“1”。准双向准双向I/OI/O口口无高阻无高阻“浮空浮空”
9、状态。状态。2.3 MCS-512.3 MCS-51的的CPUCPU 由由运算器运算器和和控制器控制器所构成所构成2.3.1 2.3.1 运算器运算器 对对操作数操作数进行进行算术、逻辑运算和位操作算术、逻辑运算和位操作。1 1算术逻辑运算单元算术逻辑运算单元ALUALU2 2累加器累加器A A 使用最频繁的寄存器，使用最频繁的寄存器，可写为可写为AccAcc。A A的作用：的作用：（1 1）是）是ALUALU的输入之一，又是运算的输入之一，又是运算结果结果的存放单元。的存放单元。（2 2）数数据据传传送送大大多多都都通通过过累累加加器器A A。MCS-51MCS-51增增加加了了一一部部分分
10、可可以以不不经经过过累累加加器器的的传传送送指指令令，即即可可加加快快数数据据的的传传送速度，又减少送速度，又减少A A的的“瓶颈堵塞瓶颈堵塞”现象。现象。A A的进位的进位标志标志CyCy同时又是同时又是位处理机的位累加器。位处理机的位累加器。3 3程序状态字寄存器程序状态字寄存器PSWPSW （1 1）CyCy（PSW.7PSW.7）进位标志位进位标志位（2 2）Ac(PSW.6)Ac(PSW.6)辅助进位标志位，用于辅助进位标志位，用于BCDBCD码的十码的十 进制调整运算。进制调整运算。（3 3）F0F0（PSW.5PSW.5）用户使用的状态标志位。用户使用的状态标志位。（4 4）RS
11、1RS1、RS0RS0（PSW.4PSW.4、PSW.3PSW.3）：4 4组组工工作作寄寄存存器器区区选择控制位选择控制位1 1和位和位0 0。RS1 RS0 RS1 RS0 所选的所选的4 4组寄存器组寄存器 0 0 0 0 0 0区（内部区（内部RAMRAM地址地址00H00H07H07H）0 1 1 0 1 1区（内部区（内部RAMRAM地址地址08H08H0FH0FH）1 0 2 1 0 2区（内部区（内部RAMRAM地址地址10H10H17H17H）1 1 3 1 1 3区（内部区（内部RAMRAM地址地址18H18H1FH1FH）（5 5）OVOV（PSW.2PSW.2）溢出标志
12、位）溢出标志位 指示运算是否产生溢出。各种算术运算指令对指示运算是否产生溢出。各种算术运算指令对该位的影响情况较复杂，将在第该位的影响情况较复杂，将在第3 3章介绍。章介绍。（6 6）PSW.1PSW.1位位:保留位，未用保留位，未用 （7 7）P(PSW.0)P(PSW.0)奇偶标志位奇偶标志位 P=1P=1，A A中中“1”“1”的个数为的个数为奇数奇数P=0P=0，A A中中“1”“1”的个数为的个数为偶数偶数2.3.2 2.3.2 控制器控制器 1 1程序计数器程序计数器PCPC（Program CounterProgram Counter）存放下一条要执行的指令在程序存储器中的地址。
13、存放下一条要执行的指令在程序存储器中的地址。基本工作方式有以下几种：基本工作方式有以下几种：（1 1）程序计数器）程序计数器自动加自动加1 1 （2 2）执执行行有有条条件件转转移移或或无无条条件件转转移移指指令令时时，PCPC将将被置入新的数值，从而使程序的被置入新的数值，从而使程序的流向流向发生变化。发生变化。（3 3）执行）执行子程序调用或中断调用子程序调用或中断调用，完成下列操作：，完成下列操作：PC PC的现行值保护的现行值保护 将子程序入口地址或中断向量的地址送入将子程序入口地址或中断向量的地址送入PCPC。2 2指令寄存器指令寄存器IRIR、指令译码器及控制逻辑电路、指令译码器及
14、控制逻辑电路2.4 MCS-512.4 MCS-51存储器的结构存储器的结构哈佛哈佛结构结构 存储器空间可划分为存储器空间可划分为5 5类类：1.1.程序存储器空间程序存储器空间 80318031无内部程序存储器。无内部程序存储器。2.2.片内片内数据存储器空间数据存储器空间 3.3.特殊功能寄存器特殊功能寄存器SFRSFR-Special Function Register-Special Function Register4.4.位地址空间位地址空间:211211个个可寻址位。可寻址位。5.5.外部数据寄存器空间外部数据寄存器空间:片外可扩展片外可扩展64K64K字节字节RAMRAM。2.
15、4.1 2.4.1 程序存储器程序存储器 存放存放应用程序应用程序和和表格表格之类的固定常数。之类的固定常数。分为片内和片外两部分，由分为片内和片外两部分，由EAEA*引脚引脚上所接的电平确定。上所接的电平确定。程序存储器中的程序存储器中的0000H0000H地址是系统地址是系统程序的启动地址程序的启动地址 5 5个单元个单元具有特殊用途具有特殊用途 表表2-1 52-1 5种中断源的中断入口地址种中断源的中断入口地址外中断外中断0 0 0003H 0003H定时器定时器T0T0 000BH 000BH外中断外中断1 1 0013H 0013H 定时器定时器T1T1 001BH 001BH 串
16、行口串行口 0023H 0023H2.4.2 2.4.2 内部数据存储器内部数据存储器 128128个，字节地址为个，字节地址为00H00H7FH7FH。00H00H1FH1FH：3232个单元，是个单元，是4 4组组通用工作寄存器区通用工作寄存器区20H20H2FH2FH：1616个单元，可进行个单元，可进行128128位的位寻址位的位寻址30H30H7FH7FH：用户用户RAMRAM区，只能区，只能字节寻址字节寻址，用作，用作数据缓冲数据缓冲区以及区以及堆栈区堆栈区。2.4.3 2.4.3 特殊功能寄存器（特殊功能寄存器（SFRSFR）CPUCPU对各种功能部件的控制对各种功能部件的控制采
17、用特殊功能寄存器集中控采用特殊功能寄存器集中控 制制方式，方式，共共2121个个。有的。有的SFRSFR可进行可进行位寻址位寻址。表表2-2(P21)2-2(P21)是是SFRSFR的名称及其分布。的名称及其分布。其其字节地址的末位是字节地址的末位是0H0H或或8H8H可可位寻址位寻址。下面介绍下面介绍SFRSFR块中的某些寄存器。块中的某些寄存器。表表2-2 SFR2-2 SFR的名称及其分布的名称及其分布1 1堆栈指针堆栈指针SPSP 指示指示堆栈顶部堆栈顶部在在内部内部RAMRAM块块中的位置中的位置 复位后，复位后，SPSP中的内容为中的内容为07H07H。（1 1）保护断点）保护断点
18、（2 2）现场保护）现场保护堆栈堆栈向上生长向上生长 2.2.数据指针数据指针DPTRDPTR 高位字节寄存器用高位字节寄存器用DPHDPH表示，低位字节寄存器用表示，低位字节寄存器用DPLDPL表示。表示。3.I/O3.I/O端口端口P0P0P3P3 P0P0P3P3分别为分别为I/OI/O端口端口P0P0P3P3的锁存器。的锁存器。4.4.寄存器寄存器B B 为执行为执行乘法乘法和和除法除法操作设置的。操作设置的。在在不执行乘、除不执行乘、除的情况下，可当作一个的情况下，可当作一个普通寄存器普通寄存器来使用。来使用。5.5.串行数据缓冲器串行数据缓冲器SBUFSBUF 由由两个独立的寄存器
19、两个独立的寄存器组成：发送缓冲器，接收缓冲器。组成：发送缓冲器，接收缓冲器。存放欲发送或已接收的数据，存放欲发送或已接收的数据，一个字节地址一个字节地址，物理上，物理上是是两个独立寄存器。两个独立寄存器。6.6.定时器定时器/计数器计数器 两两个个1616位位定定时时器器/计计数数器器T1T1和和T0T0，各各由由两两个个独独立立的的8 8位位寄寄存存器器组组成成：TH1TH1、TL1TL1、TH0TH0、TL0TL0，只只能能字字节节寻寻址址，但但不不能能把把T1T1或或T0T0当当作作一一个个1616位位寄寄存存器器来来寻寻址访问。址访问。2.4.4 2.4.4 位地址空间位地址空间211
20、211个（个（128128个个+83+83个）寻址位个）寻址位。位地址范围为：。位地址范围为：00H00HFFHFFH。内部内部RAMRAM的可寻址位的可寻址位128128个个(字节地址字节地址20H20H2FH)2FH)见见表表2-2-3 3（P24P24）。特殊功能寄存器特殊功能寄存器SFRSFR为为8383个个可寻址位，见可寻址位，见表表2-2-4 4（P24P24）。表表2-3 内部内部RAM的可寻址位及位地址的可寻址位及位地址表表2-4 SFR中的位地址分布中的位地址分布2.4.5 2.4.5 外部数据存储器外部数据存储器最多可最多可外扩外扩64K64K字节字节的的RAMRAM或或I
21、/OI/O 。使用各类存储器，注意几点：使用各类存储器，注意几点：(1)(1)地址的重叠性地址的重叠性 程序存储器（程序存储器（ROMROM）与数据存储器（）与数据存储器（RAMRAM）全部全部64K64K字字节地址空间重叠节地址空间重叠)。(2)(2)程序存储器（程序存储器（ROMROM）与数据存储器（）与数据存储器（RAMRAM）在使用）在使用上是严格区分的上是严格区分的 。(3)(3)位地址空间共有位地址空间共有两个区域两个区域。(4)(4)片外数据存储区中，片外数据存储区中，RAMRAM与与I/OI/O端口统一编址。端口统一编址。所有所有外围外围I/OI/O端口的地址端口的地址均占用均
22、占用RAMRAM单元地址单元地址，使，使用与访问外部数据存储器用与访问外部数据存储器相同的传送指令相同的传送指令。图图2-62-6为各类存储器在存储器空间的位置的总结。为各类存储器在存储器空间的位置的总结。2.5 2.5 并行并行I/OI/O端口端口 4 4个个双向的双向的8 8位并行位并行I/OI/O端口端口(Port)(Port)，记作，记作P0P0P3 P3 属于特殊功能寄存器，还可属于特殊功能寄存器，还可位寻址位寻址。2.5.1 P02.5.1 P0端口端口 P0P0口某一位的电路包括：口某一位的电路包括：(1)(1)一个数据输出锁存器，用于数据位的锁存一个数据输出锁存器，用于数据位的
23、锁存(2)(2)两个三态的数据输入缓冲器。两个三态的数据输入缓冲器。(3)(3)一一个个多多路路转转接接开开关关MUXMUX，使使P0P0口口可可作作通通用用I/OI/O口口，或或地址地址/数据线口数据线口。(4)(4)数数据据输输出出的的驱驱动动和和控控制制电电路路，由由两两只只场场效效应应管管（FETFET）组成，）组成，上面的场效应管上面的场效应管构成构成上拉电路上拉电路。一、一、P0P0口作为地址或数据总线使用口作为地址或数据总线使用CPUCPU发发出出控控制制信信号号为为高高电电平平，打打开开上上面面的的与与门门，使使MUXMUX打向上边打向上边，使内部地址，使内部地址/数据线与数据
24、线与下面的场效应管下面的场效应管反反相相接接通通。此此时时由由于于上上下下两两个个FETFET处处于于反反相相，形形成成推推拉拉式式电路结构，大大电路结构，大大提高负载能力提高负载能力。二、二、P0P0口作通用的口作通用的I/OI/O口使用口使用CPUCPU发发来来的的“控控制制”信信号号为为低低电电平平，上上拉拉场场效效应应管管截截止止，MUXMUX打向下边打向下边，与，与D D锁存器的锁存器的Q Q*端接通。端接通。（1 1）P0 P0作输出口使用作输出口使用来来自自CPUCPU的的“写写入入”脉脉冲冲加加在在D D锁锁存存器器的的CPCP端端，内内部部总总线上的数据写入线上的数据写入D
25、D锁存器，并向端口引脚锁存器，并向端口引脚P0.xP0.x输出。输出。注意：注意：由于输出电路是由于输出电路是漏极开路漏极开路（因为这时上拉场效（因为这时上拉场效应管截止），应管截止），必须外接上拉电阻必须外接上拉电阻才能有才能有高电平输出高电平输出。（2 2）P0 P0作输入口使用作输入口使用区分区分“读引脚读引脚”和和“读锁存器读锁存器”。“读读引引脚脚”信信号号把把下下方方缓缓冲冲器器打打开开，引引脚脚上上的的状状态态经经缓冲器读入内部总线；缓冲器读入内部总线；“读读锁锁存存器器”信信号号打打开开上上面面的的缓缓冲冲器器把把锁锁存存器器Q Q端端的的状态读入内部总线。状态读入内部总线。2
26、.5.2 P12.5.2 P1端口端口 字节地址字节地址90H90H，位地址，位地址90H90H97H97H。P1P1口只作通用的口只作通用的I/OI/O口使用口使用，电路结构与，电路结构与P0P0口口两点区别两点区别：（1 1）因为只传送数据，不再需要多路转接开关）因为只传送数据，不再需要多路转接开关MUXMUX。（2 2）由由于于P1P1口口用用来来传传送送数数据据，因因此此输输出出电电路路中中有有上上拉拉电电阻阻，这这样样电电路路的的输输出出不不是是三三态态的的，所所以以P1P1口口是是准准双向口双向口。因此：因此：（1 1）P1P1口口作作为为输输出出口口使使用用时时，外外电电路路无无
27、需需再再接接上上拉拉电电 阻。阻。（2 2）P1P1口口作作为为输输入入口口使使用用时时，应应先先向向其其锁锁存存器器先先写写入入 “1”“1”，使使输出驱动电路的输出驱动电路的FETFET截止截止。2.5.3 2.5.3 P2P2端口端口 字节地址为字节地址为A0HA0H，位地址位地址A0HA0HA7HA7H。在在实实际际应应用用中中，因因为为P2P2口口大大多多作作为为地地址址线线使使用用，提提供供高高8 8位位地地址址，多多路路转转接接开开关关MUXMUX的的一一个个输输入入端端不不再再是是“地地址址/数数据据”，而而是是单单一一的的“地地址址”，多多路路转转接接开开关关接接向向“地地址
28、址”端端。正正因因为为只只作作为为地地址址线线使使用用，P2P2口口的的输输出出用用不不着着是是三三态态的的，所所以以是是准准双双向口。向口。P2P2口也可作为通用口也可作为通用I/OI/O口使用口使用，这时，多路转接开关，这时，多路转接开关MUXMUX接向锁存器接向锁存器Q Q端端。2.5.42.5.4 P3 P3端口端口 P3P3口的字节地址为口的字节地址为B0HB0H，位地址位地址为为B0HB0HB7HB7H。P3 P3口的口的第二功能第二功能定义，应熟记。定义，应熟记。表表2-5 P32-5 P3口的第二功能定义口的第二功能定义 口引脚口引脚 第二功能第二功能 P3.0P3.0 RXD
29、 RXD（串行输入口）（串行输入口）-输入输入 P3.1 P3.1 TXD TXD（串行输出口）（串行输出口）-输出输出 P3.2 P3.2 INT0 INT0*（外部中断（外部中断0 0）-输入输入 P3.3 P3.3 INT1 INT1*（外部中断（外部中断1 1）-输入输入 P3.4 P3.4 T0 T0（定时器（定时器0 0外部计数外部计数输入输入）P3.5 P3.5 T1 T1（定时器（定时器1 1外部计数外部计数输入输入）P3.6 P3.6 WR WR*（外部数据存储器写选通）（外部数据存储器写选通）-输出输出 P3.7 P3.7 RD RD*（外部数据存储器读选通）（外部数据存储
30、器读选通）-输出输出一、一、P3P3的引脚作第二功能使用的引脚作第二功能使用第二功能信号输出第二功能信号输出：锁存器预先置锁存器预先置“1”“1”，使，使与非门与非门对对“第二输出功能第二输出功能”信号的输出是畅通的。信号的输出是畅通的。第二功能信号输入：第二功能信号输入：在口线引脚的内部增加了一个缓在口线引脚的内部增加了一个缓冲器，输入的信号就从这个缓冲器的输出端取得。冲器，输入的信号就从这个缓冲器的输出端取得。二、二、P3P3的引脚作通用的引脚作通用I/OI/O使用使用通用通用I/OI/O输出：输出：“第二输出功能第二输出功能”线应保持高电平，与线应保持高电平，与非门开通，使非门开通，使锁
31、存器锁存器Q Q端输出畅通端输出畅通。通用通用I/OI/O输入：输入：取自取自三态缓冲器三态缓冲器的输出端。的输出端。P3P3口口无论作哪种输入无论作哪种输入，锁存器输出锁存器输出和和“第二输出功能第二输出功能”线都应保持线都应保持高电平高电平。2.5.5 P02.5.5 P0P3P3端口功能总结端口功能总结使用中应注意的问题：使用中应注意的问题：（1 1）P0P0P3P3口口都都是是并并行行I/OI/O口口，但但P0P0口口和和P2P2口口，还还可可用用来来构构建建系系统统的的数数据据总总线线和和地地址址总总线线，所所以以在在电电路路中有一个中有一个MUXMUX，以进行转换。，以进行转换。而
32、而P1P1口口和和P3P3口口无无构构建建系系统统的的数数据据总总线线和和地地址址总总线线的的功功能，因此，能，因此，无无MUXMUX。P0P0口的口的MUXMUX的一个输入端为的一个输入端为“地址地址/数据数据”信号信号。P2P2口的口的MUXMUX的一个输入信号为的一个输入信号为“地址地址”信号信号。（2 2）在在4 4个个口口中中只只有有P0P0口口是是一一个个真真正正的的双双向向口口，P1P1P3P3口口都是都是准双向口准双向口。原原因因:P0P0口口作作数数据据总总线线使使用用时时，需需解解决决芯芯片片内内外外的的隔隔离离问问题题，即即只只有有在在数数据据传传送送时时芯芯片片内内外外
33、才才接接通通；不不进进行行数数据据传传送送时时，芯芯片片内内外外应应处处于于隔隔离离状状态态。为为此此，P0P0口的输出缓冲器应为口的输出缓冲器应为三态门三态门。P0P0口口中输出三态门是由两只场效应管（中输出三态门是由两只场效应管（FETFET）组成）组成，所以是一个真正的双向口。所以是一个真正的双向口。P1P1P3P3口口，上拉电阻代替，上拉电阻代替P0P0口中的场效应管口中的场效应管，输出缓，输出缓冲器不是三态的冲器不是三态的准双向口。准双向口。（3 3）P3P3口的口线具有口的口线具有第二功能第二功能，为系统提供一些控，为系统提供一些控制信号。制信号。因此因此P3P3口口增加了增加了第
34、二功能控制逻辑第二功能控制逻辑。这是。这是P3P3口与其它口与其它各口的各口的不同之处不同之处。2.6 2.6 时钟电路与时序时钟电路与时序时时钟钟电电路路用用于于产产生生MCS-51MCS-51单单片片机机工工作作所所必必需需的的时时钟钟控控制信号制信号。2.6.1 2.6.1 时钟电路时钟电路时时钟钟频频率率直直接接影影响响单单片片机机的的速速度度，电电路路的的质质量量直直接接影影响系统的响系统的稳定性稳定性。常常用用的的时时钟钟电电路路有有两两种种方方式式：内内部部时时钟钟方方式式和和外外部部时时钟钟方式。方式。一、内部时钟方式一、内部时钟方式 片内一个用于构成振荡器的片内一个用于构成振
35、荡器的高增益反相放大器高增益反相放大器，反相，反相放大器的输入端为芯片引脚放大器的输入端为芯片引脚XTAL1XTAL1，输出端为引脚，输出端为引脚XTAL2XTAL2。图图2-112-11 C1C1和和C2C2典型值通常选择为典型值通常选择为30pF30pF左右。左右。晶体的振荡频率晶体的振荡频率在在1.2MHz1.2MHz12MHz12MHz之间。某些高速单片之间。某些高速单片机芯片的时钟频率已达机芯片的时钟频率已达40MHz40MHz。二、外部时钟方式二、外部时钟方式 常用于常用于多片多片MCS-51MCS-51单片机同时工作。单片机同时工作。图图2-122-12 三、时钟信号的输出三、时
36、钟信号的输出为应用系统中的为应用系统中的其它芯片提供时钟其它芯片提供时钟，但需增加驱动，但需增加驱动能力。能力。2.6.2 2.6.2 机器周期、指令周期与指令时序机器周期、指令周期与指令时序单片机执行的指令的单片机执行的指令的各种时序均与时钟周期各种时序均与时钟周期有关有关一、时钟周期一、时钟周期单片机的单片机的基本时间单位基本时间单位。若时钟的晶体的振荡频率为。若时钟的晶体的振荡频率为foscfosc，则时钟周期，则时钟周期Tosc=1/foscTosc=1/fosc。；。；例如例如：fosc=6MHzfosc=6MHz，Tosc=166.7nsTosc=166.7ns。二、机器周期二、机
37、器周期CPUCPU完成一个基本操作所需的时间完成一个基本操作所需的时间称为称为机器周期机器周期。执执行行一一条条指指令令分分为为几几个个机机器器周周期期。每每个个机机器器周周期期完完成成一一个个基基本本操操作作。MCS-51MCS-51单单片片机机每每1212个个时时钟钟周周期期为为1 1个个机器周期，机器周期，一个机器周期又分为一个机器周期又分为6 6个个状态状态：S1S1S6S6。每个状态又每个状态又分为两拍分为两拍：P1P1和和P2P2。因此，因此，一个机器周期中的一个机器周期中的1212个个时钟周期表示为：时钟周期表示为：S1P1S1P1、S1P2S1P2、S2P1S2P1、S2P2S
38、2P2、S6P2S6P2。三、指令周期三、指令周期 执行任何一条指令时，都可分为执行任何一条指令时，都可分为取指令阶段取指令阶段和和指令执指令执行阶段行阶段。取指令阶段取指令阶段，PCPC中地址送到程序存储器，并从中取出中地址送到程序存储器，并从中取出需要执行指令的操作码和操作数。需要执行指令的操作码和操作数。指令执行阶段指令执行阶段，对指令操作码进行，对指令操作码进行译码译码，以产生一系，以产生一系列控制信号完成指令的执行。列控制信号完成指令的执行。ALEALE信号是为信号是为地址锁存地址锁存而定义的而定义的，以，以时钟脉冲时钟脉冲1/61/6的频的频率率出现，出现，在一个机器周期中，在一个
39、机器周期中，ALEALE信号两次有效信号两次有效（但要注意，（但要注意，在执行访问外部数据存储器的在执行访问外部数据存储器的指令指令MOVXMOVX时，将会时，将会丢失一个丢失一个ALEALE脉冲脉冲）2.7 2.7 复位操作和复位电路复位操作和复位电路2.7.1 2.7.1 复位操作复位操作单片机的单片机的初始化初始化操作，摆脱操作，摆脱死锁死锁状态。状态。引脚引脚RSTRST加上加上大于大于2 2个机器周期的高电平个机器周期的高电平就可使就可使MCS-MCS-5151复位。复位。复位时，复位时，PCPC初始化为初始化为0000H0000H，使，使MCS-51MCS-51单单片机从片机从00
40、00H0000H单元开始执行程序。单元开始执行程序。除除PCPC之外，复位操作还对其它一些寄存器有影响，之外，复位操作还对其它一些寄存器有影响，见见表表2-62-6(P34)(P34)。SP=07H SP=07H，P0-P3P0-P3的引脚均为的引脚均为1 1（高电平）（高电平）。在在复位有效复位有效期间，期间，ALEALE脚脚和和PSENPSEN*脚脚均为高电平，内部均为高电平，内部RAMRAM的状态不受复位的影响。的状态不受复位的影响。2.7.2 2.7.2 复位电路复位电路 片内复位结构：片内复位结构：复位电路通常采用复位电路通常采用上电自动复位上电自动复位和和按钮复位按钮复位两种方两种
41、方式。式。最简单的最简单的上电自动复位上电自动复位电路电路:按键按键手动复位，有手动复位，有电平方式电平方式和和脉冲方式脉冲方式两种。两种。电平方式：电平方式：脉冲方式：脉冲方式：两种实用的两种实用的兼有上电复位与按钮复位的电路。兼有上电复位与按钮复位的电路。图图2-192-19中中（b b）的的电电路路能能输输出出高高、低低两两种种电电平平的的复复位位控控制制信信号号，以以适适应应外外围围I/OI/O接接口口芯芯片片所所要要求求的的不不同同复位电平信号。复位电平信号。74LS12274LS122为为单单稳稳电电路路，实实验验表表明明，电电容容C C的的选选择择约约为为0.10.1 F F较好。较好。