《第六章组合逻辑电路PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第六章组合逻辑电路PPT讲稿.ppt（108页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第六章组合逻辑电路课件第1页，共108页，编辑于2022年，星期三第五节第五节第五节第五节 组合电路的分析设计方法组合电路的分析设计方法组合电路的分析设计方法组合电路的分析设计方法 组合逻辑电路：组合逻辑电路：组合逻辑电路：组合逻辑电路：由若干个基本门电路组合而成，由若干个基本门电路组合而成，由若干个基本门电路组合而成，由若干个基本门电路组合而成，其任何时刻电路的输出状态只取决于该时刻的输入其任何时刻电路的输出状态只取决于该时刻的输入其任何时刻电路的输出状态只取决于该时刻的输入其任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。状态，而与该时刻以前的电路状态无关。状
2、态，而与该时刻以前的电路状态无关。状态，而与该时刻以前的电路状态无关。组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图A A0 0A An-1n-1A A1 1Y Y1 1Y Y0 0Y Ym-1m-1.组合逻辑电路组合逻辑电路输入输入输出输出组合逻辑电路表达式组合逻辑电路表达式一、组合电路逻辑功能表示方法和分析方法一、组合电路逻辑功能表示方法和分析方法第2页，共108页，编辑于2022年，星期三组合逻辑电路的分析组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式(2)(2)运用逻辑代数或卡诺图进行化简或变换运用逻辑代数或卡诺图进行化简或变换运
3、用逻辑代数或卡诺图进行化简或变换运用逻辑代数或卡诺图进行化简或变换(3)(3)列真值表列真值表列真值表列真值表(4)(4)分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能已知逻辑电路已知逻辑电路确定确定逻辑功能逻辑功能分析步骤：分析步骤：第3页，共108页，编辑于2022年，星期三例例例例 1 1：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能(1)(1)写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y1.AB&YY3Y2.第4页，共108页，编辑于2022年，星期三(2)(2)应用逻辑代数化简应用逻辑代数化简反演律反演律反演律反演律第5页，共108页，编辑
4、于2022年，星期三(3)(3)列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表ABY001 100111001逻辑式逻辑式逻辑式逻辑式(4)分析逻辑功能分析逻辑功能输入输入相同相同输出为输出为“0”，输入输入相异相异输出为输出为“1”，为为“异或异或”逻辑逻辑关系。这种电路称关系。这种电路称“异或异或”门。门。=1ABY逻辑符号逻辑符号第6页，共108页，编辑于2022年，星期三(1)写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 2 2：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能化简化简化简化简&11BAY&AB第7页，共108页，编辑于2022年，星期三(
5、2)(2)列逻辑状态表列逻辑状态表(3)(3)分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能输入输入输入输入相同相同相同相同输出为输出为输出为输出为“1”,1”,输入相异输出为输入相异输出为输入相异输出为输入相异输出为“0”,0”,称为称为称为称为“判一致电路判一致电路判一致电路判一致电路”(“(“同或门同或门同或门同或门”),可用于判断各输入可用于判断各输入端的状态是否相同。端的状态是否相同。逻辑式逻辑式逻辑式逻辑式ABY001 100100111第8页，共108页，编辑于2022年，星期三二、二、组合逻辑电路的设计组合逻辑电路的设计根据逻辑功能要求根据逻辑功能要求逻辑电路逻辑电路设计设计
6、(1)由逻辑要求，找出自变量（输入条件）和由逻辑要求，找出自变量（输入条件）和因变量（输出结果）的逻辑关系因变量（输出结果）的逻辑关系(3)由逻辑真值表写出逻辑表达式由逻辑真值表写出逻辑表达式(5)根据现有逻辑元件变换逻辑表达式根据现有逻辑元件变换逻辑表达式(6)画出逻辑图画出逻辑图设计步骤如下：设计步骤如下：(2)列出逻辑真值表关系列出逻辑真值表关系(4)用逻辑代数或卡诺图简化逻辑表达式用逻辑代数或卡诺图简化逻辑表达式第9页，共108页，编辑于2022年，星期三 工工工工程程程程上上上上的的的的最最最最佳佳佳佳设设设设计计计计，通通常常需需要要用用多多个个指指标标去去衡衡量，主要考虑的问题有
7、以下几个方面：量，主要考虑的问题有以下几个方面：所所用用的的逻逻辑辑器器件件数数数数目目目目最最最最少少少少，器器器器件件件件的的的的种种种种类类类类最最最最少少少少，且且器器件件之之间间的的连连连连线线线线最最最最简简简简单单单单。这这这这样样样样的的的的电电电电路路路路称称称称“最最最最小小小小化化化化”电路。电路。电路。电路。满满满满足足足足速速速速度度度度要要要要求求求求，应应应应使使使使级级级级数数数数尽尽尽尽量量量量少少少少，以以以以减减减减少少少少门门门门电路的延迟。电路的延迟。电路的延迟。电路的延迟。功耗小，工作稳定可靠。功耗小，工作稳定可靠。功耗小，工作稳定可靠。功耗小，工作
8、稳定可靠。第10页，共108页，编辑于2022年，星期三例例1：设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。要求要求:当输入变量当输入变量当输入变量当输入变量A A、B B、C C中有奇数个同时中有奇数个同时中有奇数个同时中有奇数个同时为为为为“1”时，输出为时，输出为“1”，否则为，否则为，否则为，否则为 “0”0”。用。用。用。用“与非与非”门实现。门实现。(1)1)列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(2)(2)写出逻辑表达式写出逻辑表达式取取 Y=“1”(或或Y=“0”)列逻辑式列逻辑式取取 Y=“1”对应于对应于
9、Y=1，若输入变量为若输入变量为“1”，则取输入变量本身则取输入变量本身(如如 A)；若输入变量为若输入变量为“0”则取则取其反变量其反变量(如如 A)。ABCY00001111001100110101010101101001第11页，共108页，编辑于2022年，星期三(3)用用用用“与非与非与非与非”门构成逻辑电路门构成逻辑电路门构成逻辑电路门构成逻辑电路在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是“与与”关系关系关系关系各组合之间是各组合之间是各组合之间是各组合之间是“或或或或”关系关系关系关系ABC001001
10、11101111由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。ABCY00001111001100110101010101101001第12页，共108页，编辑于2022年，星期三(4)(4)逻辑图逻辑图逻辑图逻辑图YCBA01100111110&1010第13页，共108页，编辑于2022年，星期三例例例例 2:2:某工厂有某工厂有某工厂有某工厂有A A、B、C C三个车间和一个自备电站，三个车间和一个自备电站，三个车间和一个自备电站，三个车间和一个自备电站，站内有两台发电机站内有两台发电机站内有两台发电机站内有两台发
11、电机GG1 1和和和和G2 2。GG1的容量是的容量是的容量是的容量是GG2 2的两倍。如的两倍。如的两倍。如的两倍。如果一个车间开工，只需果一个车间开工，只需果一个车间开工，只需果一个车间开工，只需GG2 2运行即可满足要求；如果运行即可满足要求；如果两个车间开工，只需两个车间开工，只需GG1 1运行，如果三个车间同时开运行，如果三个车间同时开运行，如果三个车间同时开运行，如果三个车间同时开工，则工，则工，则工，则GG1 1和和和和 G2均需运行。试画出控制均需运行。试画出控制GG1 1和和和和 GG2运行运行运行运行的逻辑图。的逻辑图。的逻辑图。的逻辑图。设：设：A A、B B、C C分别
12、表示三个车间的开工状态：分别表示三个车间的开工状态：分别表示三个车间的开工状态：分别表示三个车间的开工状态：开工为开工为“1”，不开工为，不开工为“0”；G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。(1)(1)根据逻辑要求列状态表根据逻辑要求列状态表 首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取“0”0”、“1”1”的含的含的含的含义义义义。第14页，共108页，编辑于2022年，星期三 逻辑要求：如果一个车间逻辑要求：如果一个车间逻辑要求：如果一个车间逻辑要求：如果一个车间开工，只需开工，只需开工，只需开工，
13、只需GG2运行即可满足运行即可满足运行即可满足运行即可满足要求；如果两个车间开工，只要求；如果两个车间开工，只要求；如果两个车间开工，只要求；如果两个车间开工，只需需需需G1运行，如果三个车间同时运行，如果三个车间同时运行，如果三个车间同时运行，如果三个车间同时开工，则开工，则开工，则开工，则GG1 1和和 G2均需运行。均需运行。均需运行。均需运行。开工开工开工开工“1”不开工不开工不开工不开工“0”运行运行运行运行“1”不运行不运行“0”(1)(1)根据逻辑要求列状态表根据逻辑要求列状态表ABCG1G20000111100110011010101010001011101101001第15页
14、，共108页，编辑于2022年，星期三(2)(2)由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果(3)(3)化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：ABCG1G20000111100110011010101010001011101101001第16页，共108页，编辑于2022年，星期三(4)(4)用用用用“与非与非与非与非”门构成逻辑电路门构成逻辑电路门构成逻辑电路门构成逻辑电路 由逻辑表达式画出由逻辑表达式画出卡诺图，由
15、卡图诺可卡诺图，由卡图诺可知，该函数不可化简。知，该函数不可化简。ABC00100111101111第17页，共108页，编辑于2022年，星期三(5)(5)画出逻辑图画出逻辑图A BCA BC&G1G2ABBCACABCABCABCABC第18页，共108页，编辑于2022年，星期三第一节第一节 加法器加法器 计算机最基本任务计算机最基本任务 之一就是进行算术运算，之一就是进行算术运算，在机器中四则运算在机器中四则运算加、减、乘、除都是分加、减、乘、除都是分解成加法运算进行的，因此加法器是计算机中解成加法运算进行的，因此加法器是计算机中最基本的运算单元。最基本的运算单元。第19页，共108页
16、，编辑于2022年，星期三一、一、半加器和全加器半加器和全加器加法器加法器:实现二进制加法运算的电路实现二进制加法运算的电路进位进位进位进位如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位要考虑低位要考虑低位来的进位来的进位来的进位来的进位全加器实现全加器实现第20页，共108页，编辑于2022年，星期三加法运算的基本规则：加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位
17、。）其余各位都是三个数相加，包括加数、被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。）任何位相加都产生两个结果：本位和、向高位的进位。第21页，共108页，编辑于2022年，星期三1 半加器半加器 半加：实现两个一位二进制数相加，不考虑来自低半加：实现两个一位二进制数相加，不考虑来自低半加：实现两个一位二进制数相加，不考虑来自低半加：实现两个一位二进制数相加，不考虑来自低位的进位。位的进位。位的进位。位的进位。AiBi两个输入两个输入表示两个同位相加的数表示两个同位相加的数两个输出两个输出SiCi表示半加和表示半加和表示向高位的进位表示向高位的进位逻辑符号：逻辑符
18、号：逻辑符号：逻辑符号：半加器：半加器：半加器：半加器：COAiBiSiCi 第22页，共108页，编辑于2022年，星期三半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表Ai Bi Si Ci0 0 0 00 1 1 01 0 1 01 1 0 1逻辑表达式逻辑表达式逻辑图逻辑图&=1.AiBiSiCi第23页，共108页，编辑于2022年，星期三2 全加器全加器输入输入Ai表示两个同位相加的数表示两个同位相加的数BiCi-1表示低位来的进位表示低位来的进位输出输出表示本位和表示本位和表示向高位的进位表示向高位的进位CiSi 全加：实现两个一位二进制数相加，且考虑来自低全加：
19、实现两个一位二进制数相加，且考虑来自低全加：实现两个一位二进制数相加，且考虑来自低全加：实现两个一位二进制数相加，且考虑来自低位的进位。位的进位。位的进位。位的进位。逻辑符号：逻辑符号：逻辑符号：逻辑符号：全加器：全加器：AiBiCi-1SiCiCOCO CICI第24页，共108页，编辑于2022年，星期三(1)列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(2)(2)写出逻辑式写出逻辑式写出逻辑式写出逻辑式AiBiCi-1SiCi0000111100110011010101010110100100010111第25页，共108页，编辑于2022年，星期三实现多位二进制数相加的电路称为加法
20、器。实现多位二进制数相加的电路称为加法器。实现多位二进制数相加的电路称为加法器。实现多位二进制数相加的电路称为加法器。1 1 1 1、逐位进位加法器、逐位进位加法器、逐位进位加法器、逐位进位加法器二、二、加法器加法器构成构成构成构成：把：把：把：把n n位全加器串联起来，低位全加器的进位输出连接到相邻位全加器串联起来，低位全加器的进位输出连接到相邻位全加器串联起来，低位全加器的进位输出连接到相邻位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。的高位全加器的进位输入。的高位全加器的进位输入。的高位全加器的进位输入。特点特点特点特点：进位信号是由低位向高位逐级传递的，所以称
21、为串行进位：进位信号是由低位向高位逐级传递的，所以称为串行进位：进位信号是由低位向高位逐级传递的，所以称为串行进位：进位信号是由低位向高位逐级传递的，所以称为串行进位加法器，速度不高。加法器，速度不高。加法器，速度不高。加法器，速度不高。第26页，共108页，编辑于2022年，星期三2、超前进位加法器、超前进位加法器设两个相加的设两个相加的4位二进制数是：位二进制数是：第27页，共108页，编辑于2022年，星期三2、超前进位加法器、超前进位加法器设两个相加的设两个相加的设两个相加的设两个相加的4 4位二进制数是：位二进制数是：位二进制数是：位二进制数是：第28页，共108页，编辑于2022年
22、，星期三进位生成项进位生成项进位传递函数进位传递函数进位表达式进位表达式和表达式和表达式4位超前进位加法位超前进位加法器递推公式器递推公式2、超前进位加法器、超前进位加法器第29页，共108页，编辑于2022年，星期三超前进位发生器超前进位发生器超前进位发生器超前进位发生器第30页，共108页，编辑于2022年，星期三加法器的级连加法器的级连加法器的级连加法器的级连集集集集成成成成二二二二进进进进制制制制4 4 4 4位位位位超超超超前前前前进进进进位位位位加加加加法法法法器器器器第31页，共108页，编辑于2022年，星期三三、加法器的应用三、加法器的应用8421 BCD码转换为余码转换为余
23、3码码BCD码码+0011=余余3码码基本原理：基本原理：基本原理：基本原理：若能生成函数可变换成若能生成函数可变换成若能生成函数可变换成若能生成函数可变换成输入变量输入变量输入变量输入变量与与与与输入变量输入变量输入变量输入变量相加相加相加相加 若能生成函数可变换成若能生成函数可变换成若能生成函数可变换成若能生成函数可变换成输入变量输入变量输入变量输入变量与与与与常量常量常量常量相加相加相加相加第32页，共108页，编辑于2022年，星期三24.(6分)由全加器构成的电路如图所示，试写出Y1与D1，D0的最简与或表达式。（2002）第33页，共108页，编辑于2022年，星期三第二节第二节
24、数值比较器数值比较器定义定义：对两数：对两数A、B（可以是一位，也可是多（可以是一位，也可是多 位）进行大小比较的逻辑电路。比较位）进行大小比较的逻辑电路。比较 的结果有的结果有AB、ABi)M3 M2 M1 M0(AiB)M(AB3A3B2A2B1A1B0A0B)M(AB3A3B2A2B1A1B0A0B0A0=B01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 00 0 1第44页，共108页，编辑于2022年，星期三逻辑图逻辑图第45页，共108页，编辑于2022年，星期三三、三、三、三、比较器的级联比较器的级联比较器的级联比较器的级联集成数值比较器集成数值比
25、较器第46页，共108页，编辑于2022年，星期三比较两个比较两个8位二进制数的大小位二进制数的大小第47页，共108页，编辑于2022年，星期三 把二进制码按一定规律编排，使每组代码具有一把二进制码按一定规律编排，使每组代码具有一把二进制码按一定规律编排，使每组代码具有一把二进制码按一定规律编排，使每组代码具有一特定的含义，特定的含义，特定的含义，特定的含义，称为编码。称为编码。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n
26、个信息。个信息。要表示要表示要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足2n N第三节第三节 编码器编码器第48页，共108页，编辑于2022年，星期三一、一、二进制编码器二进制编码器将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。2 2n n个个n n位位位位编码器编码器高高低低电电平平信信号号二二进进制制代代码码第49页，共108页，编辑于2022年，星期三(1)(1)分析要求：分析要求：分析要求：分析要求：输入有输入有输入有
27、输入有8 8个信号，个信号，即即即即 N=8，根据，根据 2 2n n N N 的关系，的关系，即即 n n=3=3，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。例：例：例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：(1)(1)将将将将 Y0 0、Y Y1 1、Y7 8 8个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。(2)(2)编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能
28、对一个信号进行编码，不编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。(3)(3)设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。第50页，共108页，编辑于2022年，星期三(2)(2)列编码表：列编码表：列编码表：列编码表：输入输入输输出出C B A0 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1Y0Y1Y2Y3Y4Y5Y6Y7第51页，共108页，编辑于2022年，星期三(3)(3)写出逻辑式并
29、转换成写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成“与非与非与非与非”式式式式C=Y4+Y5+Y6+Y7=Y4 Y5 Y6 Y7.=Y4+Y5+Y6+Y7B=Y2+Y3+Y6+Y7=Y2 Y3 Y6 Y7.=Y2+Y3+Y6+Y7A=Y1+Y3+Y5+Y7=Y1 Y3 Y5 Y7.=Y1+Y3+Y5+Y7第52页，共108页，编辑于2022年，星期三(4)(4)画出逻辑图画出逻辑图10000001110Y7Y6Y5Y4Y3Y1Y2&1 11 11 11 11 11 11 1CBAY0Y1Y2Y3Y4Y5Y6Y7CBA第53页，共108页，编辑于2022年，星期三将十进制数将十进制数
30、09 编成二进制代码的电路编成二进制代码的电路二、二、二二 十进制编码器十进制编码器表示十进制数表示十进制数4位位10个个编码器编码器高高低低电电平平信信号号二二进进制制代代码码第54页，共108页，编辑于2022年，星期三 列编码表：列编码表：四位二进制代码四位二进制代码四位二进制代码四位二进制代码可以表示十六种可以表示十六种可以表示十六种可以表示十六种不同的状态，其不同的状态，其不同的状态，其不同的状态，其中任何十种状态中任何十种状态中任何十种状态中任何十种状态都可以表示都可以表示都可以表示都可以表示0909十十十十个数码，最常用个数码，最常用个数码，最常用个数码，最常用的是的是的是的是8
31、4218421码。码。码。码。000输输 出出输输 入入BCA0(Y0)1(Y1)2(Y2)3(Y3)4(Y4)5(Y5)6(Y6)7(Y7)8(Y8)9(Y9)D00011101000011110001101100000000001118421BCD码编码表码编码表第55页，共108页，编辑于2022年，星期三 写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成“或非或非”门和门和门和门和“与非与非”门门D=Y8+Y9.=Y4 +Y6 Y5+Y7C=Y4+Y5+Y6+Y7A=Y1+Y3+Y5+Y7+Y9.=Y1+Y9 Y3+Y7 Y5+Y7.=Y2 +Y6 Y3+Y7B=Y2+
32、Y3+Y6+Y7第56页，共108页，编辑于2022年，星期三画出逻辑图画出逻辑图画出逻辑图画出逻辑图1000000001110110100Y1Y2Y3Y4 Y5 Y6Y7Y8Y91&1 1 1 1 1 1DCBA第57页，共108页，编辑于2022年，星期三 法二：法二：法二：法二：第58页，共108页，编辑于2022年，星期三十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&D&C&B&AY0Y1Y2Y3Y4Y5Y6Y7Y8Y91K 10S001S12S23S34S45S56S67S78S89S9第59页，共108页，编辑于2022年，星期三 当有当有当有当有两个或两个以上两
33、个或两个以上两个或两个以上两个或两个以上的信号同时输入编码电路，电路的信号同时输入编码电路，电路的信号同时输入编码电路，电路的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。只能对其中一个优先级别高的信号进行编码。只能对其中一个优先级别高的信号进行编码。只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级即允许几个信号同时有效，但电路只对其中优先级即允许几个信号同时有效，但电路只对其中优先级即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不别高的信号进行编码，而对其它优先级别低的信号不别高的信号进行编码，
34、而对其它优先级别低的信号不别高的信号进行编码，而对其它优先级别低的信号不予理睬。予理睬。予理睬。予理睬。三、三、优先编码器优先编码器第60页，共108页，编辑于2022年，星期三设设设设I I9 9的优先级别最高，的优先级别最高，的优先级别最高，的优先级别最高，I8次之，依此类推，次之，依此类推，次之，依此类推，次之，依此类推，I I0 0最低。最低。Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 DCBA0000000001000000001X00000001XX0000001XXX000001XXXX00001XXXXX0001XXXXXX001XXXXXXX01XXXXXXX
35、X1XXXXXXXXX0000000011000011110000110011000101010101优先编码表优先编码表优先编码表优先编码表第61页，共108页，编辑于2022年，星期三设设I I9 9的优先级别最高，的优先级别最高，的优先级别最高，的优先级别最高，I I8次之，依此类推，次之，依此类推，次之，依此类推，次之，依此类推，I0 0最低。最低。最低。最低。Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 DCBA0000000001000000001X00000001XX0000001XXX000001XXXX00001XXXXX0001XXXXXX001XXXXXXX
36、01XXXXXXXX1XXXXXXXXX0000000011000011110000110011000101010101优先编码表优先编码表第62页，共108页，编辑于2022年，星期三CT74LS147147集成优先编码器集成优先编码器(10(10线线-4-4线线)T4147T4147T4147T4147引脚图引脚图低电平低电平低电平低电平有效有效有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8CT74LS4147MSIMSI：74LS14874LS148、CC4532 8CC4532 83 3优先编码器优先编码器 74LS14774LS147、CC4014
37、7 10CC40147 104 4优先编码器优先编码器第63页，共108页，编辑于2022年，星期三CT74LSCT74LS4147 4147 编码器功能表编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31 1 1 1 1 1 1 1 1 1 1 1 1输输输输入入入入(低电平有效低电平有效低电平有效低电平有效)输输输输 出出出出(84218421反码反码反码反码)0 0 1 1 0 1 0 0 1 1 11 1 0 1 0 0 01 1 1 0 1 0 0 11 1 1 1 0 1 0 1 01 1 1 1 1 0 1 0 1 11 1 1 1 1 1 0 1 1 0 01
38、1 1 1 1 1 1 0 1 1 0 11 1 1 1 1 1 1 1 0 1 1 1 02、1010线线44线优先编码器（线优先编码器（线优先编码器（线优先编码器（74LS147)：第64页，共108页，编辑于2022年，星期三逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑图逻辑图逻辑图逻辑图第65页，共108页，编辑于2022年，星期三第四节第四节 译码器译码器 译码是编码的反过程，它是将代码的组合译成一个译码是编码的反过程，它是将代码的组合译成一个译码是编码的反过程，它是将代码的组合译成一个译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。特定的输出信号。特定的输出信号。特定的
39、输出信号。一、二进制译码器一、二进制译码器8个个3位位译码器译码器二二进进制制代代码码高高低低电电平平信信号号第66页，共108页，编辑于2022年，星期三状状状状态态态态表表表表 例：例：三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）输输入入C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0
40、0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输出出第67页，共108页，编辑于2022年，星期三写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式第68页，共108页，编辑于2022年，星期三逻辑图逻辑图逻辑图逻辑图ABC111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000A2A2A1A1A0A0第69页，共108页，编辑于2022年，星期三2、集成二进制译码器、集成二进制译码器74LS138 为二进制译码输入端，为二进制译码输入端，为二进制译码输入端，为二进制译码输入端，为译码输出端为译码输出端为译码输出端为译码输出端（低电平有（低电平有（低电
41、平有（低电平有效），效），效），效），1 1、为选通控制端。当、为选通控制端。当、为选通控制端。当、为选通控制端。当1 11 1、时，译码、时，译码、时，译码、时，译码器处于工作状态当器处于工作状态当器处于工作状态当器处于工作状态当1 10 0、时，译码器处于禁止状态。、时，译码器处于禁止状态。、时，译码器处于禁止状态。、时，译码器处于禁止状态。A B CABC(C(C、B B、A)A)第70页，共108页，编辑于2022年，星期三输输输输入入入入：自然二进制：自然二进制：自然二进制：自然二进制输输输输出出：低电平有效：低电平有效：低电平有效：低电平有效真值表真值表第71页，共108页，编辑于
42、2022年，星期三3、74LS138的级联的级联4线线-16线译码器线译码器第72页，共108页，编辑于2022年，星期三28.分析题28图所示逻辑电路的逻辑功能。图中74LS138为集成3线8线译码器。要求写出输出逻辑式、列写真值表、说明其逻辑功能。（2004）第73页，共108页，编辑于2022年，星期三28.分析题28图所示逻辑电路的逻辑功能。图中74LS138为集成3线8线译码器。要求写出输出逻辑式、列写真值表、说明其逻辑功能。（2005）第74页，共108页，编辑于2022年，星期三28.题28图中74LS138为集成3线8线译码器。（1）写出逻辑函数F的与或表达式；（2）若S1端接
43、低电平，译码器处于何种状态？F=？（2008）题题28图图第75页，共108页，编辑于2022年，星期三28.题28图中74LS138为集成3线8线译码器。（1）写出F的表达式；（2）填写F的卡诺图，并写出F的最简与或式。（2009）题题28图图第76页，共108页，编辑于2022年，星期三二二二二-十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4位二进制位二进制位二进制位二进制编码（编码（编码（编码（BCDBCD码），分别用码），分别用码），分别用码），分别用D、C C、B B、A A表示；输出的是与表示；输出的是与表
44、示；输出的是与表示；输出的是与10个十进制数字相对应的个十进制数字相对应的个十进制数字相对应的个十进制数字相对应的1010个信号，用个信号，用个信号，用个信号，用Y9Y0表示。表示。由于二由于二-十进制译码器有十进制译码器有十进制译码器有十进制译码器有4 4根输入线，根输入线，根输入线，根输入线，10根输出线，所以根输出线，所以根输出线，所以根输出线，所以又称为又称为又称为又称为4 4线线-10-10线译码器。线译码器。线译码器。线译码器。二、二二、二-十进制译码器十进制译码器把把把把二二二二-十十十十进进进进制制制制代代代代码码码码翻翻翻翻译译译译成成成成10个个十十进进制制数数字字信信号号
45、的的电路，称为二电路，称为二-十进制译码器。十进制译码器。第77页，共108页，编辑于2022年，星期三真值表真值表第78页，共108页，编辑于2022年，星期三逻辑表达式逻辑表达式逻辑表达式逻辑表达式采用完全译码方案采用完全译码方案第79页，共108页，编辑于2022年，星期三逻辑图逻辑图逻辑图逻辑图采用完全译码方案采用完全译码方案D C B A D C B A D C B A D C B A 第80页，共108页，编辑于2022年，星期三将与门换成与非门，则输出为反变量，将与门换成与非门，则输出为反变量，即为低电平有效。即为低电平有效。D C B A D C B A D C B A D C
46、 B A 第81页，共108页，编辑于2022年，星期三、集成、集成8421 BCD8421 BCD8421 BCD8421 BCD码译码器码译码器码译码器码译码器74LS4274LS4274LS4274LS42输出为反变量，即为低电平有效，输出为反变量，即为低电平有效，输出为反变量，即为低电平有效，输出为反变量，即为低电平有效，并且采用完全译码方案并且采用完全译码方案并且采用完全译码方案并且采用完全译码方案第82页，共108页，编辑于2022年，星期三 LEDLEDLEDLED（Light Emitting DiodeLight Emitting DiodeLight Emitting Di
47、odeLight Emitting Diode）LCDLCDLCDLCD（Liguid Crystae DisplayLiguid Crystae DisplayLiguid Crystae DisplayLiguid Crystae Display）与普通二极管不同，正向导通的发光；与普通二极管不同，正向导通的发光；与普通二极管不同，正向导通的发光；与普通二极管不同，正向导通的发光；半导体材料不是硅、锗，是磷砷化镓、磷化镓、砷化镓等；半导体材料不是硅、锗，是磷砷化镓、磷化镓、砷化镓等；半导体材料不是硅、锗，是磷砷化镓、磷化镓、砷化镓等；半导体材料不是硅、锗，是磷砷化镓、磷化镓、砷化镓等；杂质
48、浓度很高，复合过程放的多余能量杂质浓度很高，复合过程放的多余能量杂质浓度很高，复合过程放的多余能量杂质浓度很高，复合过程放的多余能量发光；发光；发光；发光；正向压降正向压降正向压降正向压降1.6V1.6V1.6V1.6V、1.8V1.8V1.8V1.8V、2.0V2.0V2.0V2.0V、2.2V2.2V2.2V2.2V等；等；等；等；有有有有红红红红色色色色，绿绿绿绿色色色色，近近近近来来来来也也也也有有有有兰兰兰兰色色色色，有有有有普普普普通通通通、高高高高光光光光、超超超超高高高高光光光光的的的的区分；区分；区分；区分；有八段有八段有八段有八段LEDLEDLEDLED，小：每段，小：每段
49、，小：每段，小：每段1 1 1 1个个个个LEDLEDLEDLED 中：每段中：每段中：每段中：每段2 2 2 2个个个个LEDLEDLEDLED 大：每段大：每段大：每段大：每段4 4 4 4个个个个LEDLEDLEDLED分共阳与共阴分共阳与共阴分共阳与共阴分共阳与共阴LEDLEDLEDLED特点：特点：特点：特点：（一）半导体数码器（一）半导体数码器三、显示译码器三、显示译码器第83页，共108页，编辑于2022年，星期三gfedcba 由七段发光二极管构成由七段发光二极管构成例：例：共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低
50、电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdef+dgfecbagfedcba共阴极接法共阴极接法abcdefg第84页，共108页，编辑于2022年，星期三LEDLEDLEDLED优点：优点：优点：优点：工作电压低；工作电压低；工作电压低；工作电压低；体积小；体积小；体积小；体积小；寿命长寿命长；可靠性高；可靠性高；可靠性高；可靠性高；速度快（速度快（速度快（速度快（0.10.1s）；）；）；）；亮度高亮度高LEDLED缺点：缺点：缺点：缺点：电流大（电流大（电流大（电流大（10mA10mA10mA10mA）第85页，共108页，编辑于2022年，星期三三、显示