《基于FPGA的运输环境数据采集与分析系统.pdf》由会员分享，可在线阅读，更多相关《基于FPGA的运输环境数据采集与分析系统.pdf（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 77 Transportation Environment Data Acquisition and Analysis System Based on FPGA Junhong Cheng,Cheng Liu Shaanxi University of Science and Technology,Xian,710021,China E-mail Abstract:FPGA as the core of this system combined with LabVIEW,complete the collection of environmental data on transport,st
2、orage,display and analysis.It is characterized by sampling time long,portable,and simple man-interface and so on.This acquisition system can complete vibration,temperature,humidity,atmospheric pressure and other data collection during transportation.At the same time,record GPS positioning informatio
3、n.Keywords:FPGA;LabVIEW;GPS;USB2.0;Transportation Environment 基于基于 FPGA 的运输环境数据采集与分析系统的运输环境数据采集与分析系统 程军红，刘乘程军红，刘乘 陕西科技大学，西安 中国 710021 E-mail 【摘要】本系统以 FPGA 为核心结合 LabVIEW，完成对运输环境数据的采集、存储、显示、分析。具有采集时间长、便携、人机界面简单等特点。采集系统可以完成运输环境中振动、温度、湿度、大气压等数据的采集，记录 GPS 定位信息等。【关键词】FPGA；LabVIEW；GPS；运输环境；USB2.0 1 引言引言 运输
4、是物品流通中的必要环节。而运输环境中的振动，冲击，温度，湿度等因素也是我们包装所要面临的问题之一。本文就是针对如何设计出一套便携，准确的运输环境数据采集与分析系统而进行的研究。整套系统基本上可以分为硬件和软件两大部分。而软件又可以分为上位机和下位机。以下我们就分别展开讨论。2 硬件部分硬件部分 FPGA是在PAL.GAL等逻辑器件的基础上发展而来的。以 FPGA 为核心的硬件系统有着体积小，重量轻，功耗低，高集成度和高可靠性，设计周期短等优势。本系统主要由 FPGA芯片，A/D 转换模块，存储模块，电源模块，时钟产生模块，显示模块，接口模块等组成。时钟电路产生 A/D 器件及 FPGA 等模块
5、所需的时钟。USB 接口芯片用来在数据采集系统和 PC 机之间快速的传送大量数据。FPGA 则是整个系统的核心，完成数据的采集、存储、显示等任务。系统结构如图 1。2.1 FPGA 芯片芯片 XC3S200A 是 Xilinx 的 Sparatan-3A 系列FPGA。它有 4 个的数字时钟管理器（DCM），248 个最大可用用户 I/O，16 个专用乘法器，可以灵活地产生 5MHz333MHz 的频率。其在悬挂模式下可以节省 40%的功耗，而休眠模式则可以将静态功耗降低 98%。78 该系列FPGA主要由可配置逻辑块（CLB）、可编程输入、输出模块（IOB）、DCM 和块存储器（Block
6、RAM）及乘法器模块(Multiplier)等基本模块组成。XC3S200A 芯片是数据采集系统的核心，控制相关器件完成 A/D 采集，数据处理、存储、显示及通讯等功能。2.2 A/D 转换模块转换模块 本系统所要采集的数据包括了温度，湿度，大气压及加速度等。加速度采用使用三维加速度计。模拟量经过滤波后进入 A/D 转换。因此A/D 转换模块至少需要六个转换通道。ADS8364 是高速、低功耗六通道同步采样 16位模数转换器。ADS8364 的六个模拟输入分为三组(A，B 和 C)。三个保持信号(HOLDA，HOLDB，HOLDC)可以启动指定通道的转换。当三个保持信号同时被选通时，其转换结果
7、将保存在六个寄存器中。地址模式信号(A0，A1，A2)可以选择如何从 ADS8364 读取数据，也可以选择单通道、单周期或 FIFO 模式。在ADS8364 的 HOLDX 保持至少 20ns 的低电平时，转换开始。当转换结果被存入输出寄存器后，引脚 EOC 的输出将保持半个时钟周期的低电平。通过置 RD 和 CS 为低电平可使数据读出到并行输出总线。ADS8364 采用+5V 模拟电源（AVdd）和数字电源（DVdd），其内部的缓冲器采用与FPGA 相同的+3.3V 电压。其与 FPGA 连接5如图 2。图图 2 ADS8364 与与 FPGA 连接示意图连接示意图 2.3 存储模块存储模块
8、 2.3.1 程序存储器程序存储器 本题中利用 JTAG 下载线，将综合完成的文件下载到 FPGA 或者 PROM 或中。直接下载到 FPGA 中将不具备掉电程序保存功能。因此，在实际使用中一般 先将程序下载到 PROM 程序存储器。JTAG 有四个针脚 TDI、TDO、TMS、TCK，由 VCCAUX供电，可以与 FPGA 对应管脚相连直接进行下载。在向 PROM 芯片下载程序时，将 JTAG 的TDI 与 PROM 芯片的 TDI 等相连。PROM 的CE、CLK、TDI、TDO、TMS、TCK、CF 与FPGA 的 DONE、CCLK、TDI、TDO、TMS、TCK、PROOG_B 相连
9、。开机后 FPGA 芯片从PROM 加载程序，完成对芯片的配置。由于RPOM 是一次性的，因此也可以使用其他程序存储器对 FPGA 进行配置。2.3.2 数据存储器数据存储器 Nand-flash 内存是 flash 内存的-种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。Nand-flash 存储器具有容量较大，改写速度快，适用于大量图图 1 1 系统组成系统组成 79 数据的存储，因而在业界得到了越来越广泛的应用。NAND 型闪存以块为单位进行擦除操作。由于工艺等方面的原因，nand flash 可能在出厂时就存在一定的无效块。对无效块的操作可能会造成数据的
10、丢失或误码，影响数据的完整性。因此在使用前要对无效块进行检测，这些工作也由有 FPGA 来完成。K9WBG08U1M-IIB00 是 SAMSUNG 公司的 NAND 型 Flash.它的最大存储容量为 32G，2.73.6V 供电。共有 16384 个 blocks，SAMSUNG 公司的 NAND 型 Flash 在出厂时会对无效块进行检查6，并 图图 3 FPGA 与与 Nand Flash 连接示意图连接示意图 将信息写在 Flash 每一块的第一页和第二页的第 2048 个字节，0Xff 表示块有效，非 0Xf 表示无效块。而且无效块会回随着使用不断增加，因此要不断更新无效快列表。它
11、与 FPGA 的连接1见图 3。其中 CE 为片选信号，低电平有效。RE 读使能，在 RE 下降沿数据输出到 I/O。WE 写使能，在上升沿 I/O 上的数据或命令被锁存。SE为低时，可以使用多余空间。ALE 为高时，在WE 上升沿地址被写入地址寄存器。CLE 命令锁存使能，在 WE 上升沿，命令被写入命令寄存器。WP 为写使能，低电平时对 FLASH 的写及擦除等操作被禁止。R/B 为 Ready/Busy 状态输出，为高时可以接受操作。NAND FLASH没有专门的地址线，它通过 I/O 分别发送命令和地址到命令、地址寄存器来擦除，写读等操作。2.4 显示模块显示模块 显示模块采用 3.5
12、 英寸液晶显示屏与触摸屏的组合实现对采集或 GPS 数据的显示及系统参数的设置。触摸屏的本质是传感器，它由触摸检测部件和触摸屏控制器组成。触摸检测部件安装在触摸屏显示器屏幕前面，用于检测用户触摸位置，然后送到触摸屏控制器。触摸屏控制器将接收到的模拟信号转换成数字信号发送给 FPGA。FPGA 对数据进行分析判断，将用户需要的信息显示在液晶屏上。本题采用ADS7483 触摸屏控制器实现 4 线电阻式触摸屏与 FPGA 数据的交互。其中 X+,X-,Y+,Y-为触摸点的位置输入。DCLK 为时钟输入，CS 为片选信号，BUSY 为忙输出端。PENIRQ 为写中断，触摸显示屏后引发一个中断。DIN
13、为串行数据输入端，DOUT 为串行数据输出端。VREF 为参考电压。它与 FPGA 的连接如图 4。图图 4 ADS7483 与与 FPGA 的连接示意图的连接示意图 当触摸显示屏后，引发一个中断并将触摸点的位置信息通过 DOUT 端送到 FPGA。FPGA根据位置信息指示 LCM 执行相应的操作。本文选用 LMT035DNAFWU-NAA 型 LCD 模组。它内嵌有 LCD 驱动及控制模块，同时有与 LCD相匹配的 4 线电阻式触摸屏。它与 FPGA 的具体连接如图 5。图图 5 LCD 与与 FPGA 连接示意图连接示意图 A1 为低，通过数据总线 D0:7输入命令数据包，为高则为数据包。
14、CS 为片选信，WAIT等待信号，RD 读使能，WR0 写使能，均为低电平有效。2.5 时钟模块时钟模块 时钟模块为系统产生全局时钟，经过 FPGA分频后供各模块使用。运输环境中一般都属于低频振动，因此可以选择 50MHZ 的有源石英晶振为系统提供全局时钟。它只要接上电源和地 80 就可以产生稳定的频率输出，使用方便可靠。在本系统中需要选择 3.3V 供电。2.6 电源模块电源模块 XC3S200A 芯片的外部电压为 3.3V，存储模块，触摸屏及时钟模块与之相同。A/D 与 LCD模块转换则需要 5V 电压。USB 模块则由总线供电。而 XC3S200A 的核电压为 1.2V，辅助电源可为 2
15、.5V。因此选用+5V 的外部电源，经过电压转换得到+3.3V，+2.5V，+1.2V 稳压电源。因此可采用已成熟的可调稳压电源集成芯片LM338 或 LM317 分别得到以上 3 路稳压电源。2.7 USB 接口模块接口模块 USB2.0 在 2000 年发布以后很快就得到了广泛的应用，在全速模式下传输速率 12Mbs高速传输模式下 480Mbs，传输速度大大提高。本文选用了 Cypress 公司的 56-pin SSOP 封装CY7C68013芯片实现了主机与FPGA之间的数据传输。CY7C68013 芯片包含了 USB20收发器、串行接口引擎 SIE、图图 6 FPGA 与与 CY7C6
16、8013 连接示意图连接示意图 增强型 8051 微控制器、RAM、FIFO 存储器、IO 口、数据总线、地址总线和通用可编程接口，可实现控制传输、中断传输、批传输和同步传输等四种传输方式。本系统中采用 Slave FIFO 模式，异步读、写。FLAGA-FLAGD 为FIFOADR1:0所选 slave-FIFO 端点空/满状态位。FIFOADR1：0用于选择当前操作的端点缓冲区。SLOE 为 FD 总线输入，输出使能位。SLRD 读使能位，SLWR 写使能位。FD15：0为 16 位双向数据总线，在系统中作为下传主机发出的控制字和上传数据的通道。PKTEND 为输入结束位。DPLUS 与U
17、SB 总线的D+端相连，DMINUS 与 D-相连。复位端一般通过 100K 的上拉电阻与 VCC 相连，同时通过 0.1 F 的电容接地。2.8 GPS 模块模块 GPS 是英文 Global Positioning System（全球定位系统）的简称。它具有全球性、全天候、连续性、实时性导航定位和定时功能，能为各类用户提供精密的三维坐标、速度和时间。本题使用 SR-88GPS 接收模块外加有源天线来获取精确的时间，位置等信息。它与 FPGA 的连接如图 7。图图 7 SR-88 与与 FPGA 连接示意图连接示意图 1PPS 为秒脉冲输出。STATUS 为 GPS 定位状态指示。TXA 定
18、位导航信息输出端。RXA 命令信息输入端。RXB,TXB 为备用端。Reserved测试预留端，悬空。RESER_N 为复位端。连续方式下功耗大约 0.2W.3 软件部分软件部分 软件部分基本可以分为下位机程序和上位机程序。3.1 下位机程序下位机程序 下位机以 FPGA 为核心完成数据的采集，存储，显示等操作。基本上可以分为分频，数据采集预处理，数据存取，GPS 信息获取，LCD控制显示，USB 控制器等部分组成。FPGA 使用 VHDL 及原理图进行编程。将以上几个相对独立的模块分别编程，最后通过主程序进行调用，完成总体功能。3.2 上位机上位机 本系统中 FPGA 对数据进行了简单的预处
19、理。而对数据的处理分析则要在上位机的应用软件中进行。应用软件的编程以虚拟软件平台LabVIEW 为主进行。上位机首先通过 USB 接口读取数据并存储。然后根据用户要求进行相应的分析。CY7C68013 生产商为我们提供了硬件的驱动程序及命令集。因此可以采用VC+6.0 对驱动程序及 API 函数的调用，将程序编译成.dll 文件。LabVIEW 通过对该.dll 文件 81 的调用，实现数据的存储、分析等功能。当然也可以利用 LabVIEW 直接调用 CY7C68013 的驱动程序及 API 函数完成以上功能。最终的用户界面具有简单、形象、直观、易于操作等优点。图图 8 FPGA 主程序流程图
20、主程序流程图 4 结语结语 本题利用 FPGA 完成对环境数据的采集、预处理、显示、存储等操作，同时可实现 GPS定位。当然，要实现长时间的采集，数据的大小、系统的功耗就是应该考虑的问题。由于温度、湿度、大气压等数据变化相对缓慢，而运输环境的振动基本上属于低频振动。因此在数据采集时，采样频率以情况而定。32G 的 Flash存储器完全可以满足一个月数据存储的要求。LCD 的显示模块功耗大约 0.5W，而 GPS 模块连续方式下功耗大约 0.2W,是整个系统的功耗大户。因此在长时间采集时可以关闭显示模块，GPS 模块也可以根据情况选择 sleep 模式。同时采集系统本身的防护也是急需解决的问题之
21、一。仪器本身不但要密封性好，而且金属外壳内壁需加上防静电涂层或薄膜，缓冲方面则通过仪器内部设计及相应的防护措施来解决，从而达到不影响仪器内外传感器的正常工作。利用 LabVIEW 图形化语言通过 USB2.0 读取 Flash 中环境数据，进行分析。仪器轻巧、便携，用户界面简单、直观、易于操作。References(参考文献参考文献)1 孙航.Xilinx 可编程逻辑器件应用于系统设计.电子工业出版社.2008.2 王彦.基于 FPGA 的工程设计与应用.西安电子科技大学出版社.2007.3 杨恒.FPGA 最新使用技术指南.清华大学出版社.2005.4 罗苑棠.CPLD/FPGA 常用模块与
22、综合系统设计.电子工业出版社.2007 5 Liu Shuming,Nie Libin.The Principle and Application Of ADS8364.International Electronic Elements2002,10:43-45.刘书明,余爱民.ADS8364 的原理及应用.国外电子元器件.2002,10:43-45.6 Qin Li.Design of universal check and measure system for flash based on USB2.0.Electrical Measurement&Instrumentation.2008
23、,45(4):61-64.秦丽.基于USB2.0 的通用FLASH存储器检测系统设计.电测与仪表,2008,45(4):61-64.7 彭国勋.物流运输包装设计.印刷工业出版社.2006 8 Hou Jiana,YAO Aiqin,Sun Yunqiang.Research on Improving the Safety and Speed of the FLASH Storage System.Instrumentation Technology.2009,12:45-47 侯佳娜,姚爱琴,孙运强.提高 FLASH 存储系统速度和安全性的研究.仪表技术,2009,12:45-47.9 Liu
24、 Wenyi,Yuan Weitao,Zhang Binzhen.Design of 64Channel Data Collection System Based on FPGA and USB 2.0.Microelectronics&Computer.2008,25(12):151-153.刘文怡,袁伟涛,张斌珍.基于 FPGA 和 USB 的 64 路数据采集系统设计.微电子学与计算,2008,25(12):151-153.10 Yang Zhikun,Zeng Bo,Tang Guowen.Design of USB interface of embedded system based
25、 on FPGA.Electronic Design Engineering.2010,1:30-31.杨志坤,曾博,汤国文.基于 FPGA 的嵌入式系统 USB 接口设计.电子设计工程,2010,1:30-31 11 岳奎,任参,黄道平.USB 协议的下的 PC 机与 FPGA的数据通信.微型电脑应用,2009,25(12):46-47 12 Xilinx,Inc.Spartan-3A FPGA Family:Data Sheet.13 http:/ SamsungK9F8G08UOM flash memory datasheet 15 http：/www.S.2006 16 ADS8364
26、 Data Sheet USA Texas Instruments JUNE 2002.17 Shenzhen topway technology co.,ltd.LTM035DANFWU-18 NAA-Manual-R.2009 19 Cypress Semiconductor CorporationCY7C680l3 EZ-USB 20 FX2 USB Microcontroller High-speed USB Peripheral ControllerZCypress Semiconductor2002：105-136 21 ProGin Technology Inc.SR-88 GPS Receiver Module.基于FPGA的运输环境数据采集与分析系统基于FPGA的运输环境数据采集与分析系统作者：程军红，刘乘作者单位：陕西科技大学,西安中国 710021 本文链接：http:/