《存储器和存储器子系统PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《存储器和存储器子系统PPT讲稿.ppt（71页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、存储器和存储器子系统存储器和存储器子系统存储器和存储器子系统存储器和存储器子系统1第1页，共71页，编辑于2022年，星期六本章内容提要本章内容提要本章主要介绍：本章主要介绍：存储器的分类、技术指标、组成及层次结构存储器的分类、技术指标、组成及层次结构静态存储器（静态存储器（SRAM）只读存储器只读存储器（ROM，EPROM，E2PROM，FLASH）动态存储器（动态存储器（DRAM)存储器的接口设计存储器的接口设计2第2页，共71页，编辑于2022年，星期六第一节第一节第一节第一节 存储器概述存储器概述存储器概述存储器概述 3第3页，共71页，编辑于2022年，星期六本节基本知识本节基本知识
2、 由于由于CPU的速度不断提高，处理的信息量不断增的速度不断提高，处理的信息量不断增大，要求存储器提高存取速度，改进存取方式（如突大，要求存储器提高存取速度，改进存取方式（如突发存取，并行存取等方式）。发存取，并行存取等方式）。存储器技术指标存储器技术指标存储器分类与性能存储器分类与性能内存的基本组成内存的基本组成存储系统的层次结构存储系统的层次结构4第4页，共71页，编辑于2022年，星期六存储器的分类存储器的分类衡量存储器的三个指标：容量、速度和价格/位。计算机存储系统的层次结构一般如下图所示：5第5页，共71页，编辑于2022年，星期六1993年大型计算机的存储器系统 存取速度 存储容量
3、 存储成本CPU 10ns 512B 1800 (美分/KB)缓存 2040ns 128KB 72 主存 60100ns 512MB 5.6虚存 1020ms 60228GB 0.23后援 220M 512GB2TB 0.01 若能使 CPU大部分时间访问高速缓存CACHE，速度最快；仅在从缓存中读不到数据时才去读主存，速度略慢但容量更大；当从主存中还读不到时才去成批量读虚存，速度很慢容量极大；这就很好地同时解决了对速度、容量、成本三个方面的需求。6第6页，共71页，编辑于2022年，星期六存储系统的层次结构存储系统的层次结构 为了解决存储器速度与价格之间的矛盾，出现了为了解决存储器速度与价格
4、之间的矛盾，出现了存储器的层次结构。存储器的层次结构。程序的局部性原理程序的局部性原理:在某一段时间内，在某一段时间内，CPU频繁访问某一局部的存储频繁访问某一局部的存储器区域，而对此范围外的地址则较少访问的现象就是器区域，而对此范围外的地址则较少访问的现象就是程序的局部性原理。程序的局部性原理。时间局部性：最近访问过的代码是不久访问的代码空间局部性：地址相近的代码可能会被一起访问 层次结构是基于程序的局部性原理的。对大量典层次结构是基于程序的局部性原理的。对大量典型程序运行情况的统计分析得出的结论是：型程序运行情况的统计分析得出的结论是：CPU对某对某些地址的访问在短时间间隔内出现集中分布的
5、倾向。些地址的访问在短时间间隔内出现集中分布的倾向。这有利于对存储器实现层次结构。这有利于对存储器实现层次结构。7第7页，共71页，编辑于2022年，星期六存储系统的层次结构（续）存储系统的层次结构（续）Cache引入主要解决存取速度，外存引入主要解决引入主要解决存取速度，外存引入主要解决容量要求。容量要求。CPU内的寄存器、内的寄存器、Cache、主存、外存都可以存储、主存、外存都可以存储信息，它们各有自己的特点和用途。它们的容量从小信息，它们各有自己的特点和用途。它们的容量从小到大，而存取速度是从快到慢，价格与功耗从高到低。到大，而存取速度是从快到慢，价格与功耗从高到低。8第8页，共71页
6、，编辑于2022年，星期六一、存储器的主要技术指标一、存储器的主要技术指标 1、存储容量、存储容量 指它可存储的信息的字节数或比特数，通常用存指它可存储的信息的字节数或比特数，通常用存 储字数（单元数）储字数（单元数）存储字长（每单元的比特数）存储字长（每单元的比特数）表示。表示。例如：例如：1Mb=1M 1bit=128k 8bit=256k 4bit=1M位位 1MB=1M 8bit=1M字节字节 9第9页，共71页，编辑于2022年，星期六存储体存储器芯片容量芯片的存储单元的个数存储器芯片容量芯片的存储单元的个数*每个存储单元包含二进数的每个存储单元包含二进数的位数位数(即数据线条数即数
7、据线条数)。若：芯片地址线的条数为M、数据线条数为N 则一般情况下芯片容量为：2M*N位（bit）。如：Intel 2l14芯片容量为lK*4位，它有10条地址线和4条数据线，其容量为：4K位(210*4)；Intel6264芯片容量为8K*8位，它有13条地址线和8条数据线，其容量为：64K位(213*8)。10第10页，共71页，编辑于2022年，星期六一、存储器的主要技术指标（续）一、存储器的主要技术指标（续）2、存取速度（可用多项指标比表示）、存取速度（可用多项指标比表示）（1）存取时间（访问时间）存取时间（访问时间）TA 从存储器接收到读从存储器接收到读/写命令到信息被读出或写入完成
8、写命令到信息被读出或写入完成所需的时间（决定于存储介质的物理特性和寻址部件的所需的时间（决定于存储介质的物理特性和寻址部件的结构）。结构）。例如：例如：ROM存取时间通常为几百存取时间通常为几百 ns；RAM存取时间通常为几十存取时间通常为几十 ns 到一百多到一百多 ns；双极性双极性RAM存取时间通常为存取时间通常为1020 ns。11第11页，共71页，编辑于2022年，星期六一、存储器的主要技术指标（续）一、存储器的主要技术指标（续）（2）存取周期）存取周期 TM 指在存储器连续读指在存储器连续读/写过程中一次完整的存取操作写过程中一次完整的存取操作所需的时间或者说是所需的时间或者说是
9、CPU连续两次访问存储器的最小连续两次访问存储器的最小时间间隔。时间间隔。（有些存储器在完成读（有些存储器在完成读/写操作后还有一些附加动作写操作后还有一些附加动作 时间或恢复时间，例如刷新或重写时。）时间或恢复时间，例如刷新或重写时。）TM略大于略大于TA。12第12页，共71页，编辑于2022年，星期六一、存储器的主要技术指标（续）一、存储器的主要技术指标（续）（3）数据传送速率（频宽）数据传送速率（频宽）BM 单位时间内能够传送的信息量。若系统的总线宽度为单位时间内能够传送的信息量。若系统的总线宽度为W，则，则BM=W/TM（b/s）例如：若例如：若W=32位，位，TM=100ns，则，
10、则 BM =32bit/10010-9s=32010+6=320Mbit/s =40MB/s 若若TM=40ns，则，则 BM=100MB/s（PCI的的TM=30ns）早期的早期的PC机：总线为机：总线为8位，位，TM=250ns BM=8bit/25010-9=4MB/s 13第13页，共71页，编辑于2022年，星期六一、存储器的主要技术指标（续）一、存储器的主要技术指标（续）3、体积与功耗、体积与功耗 （嵌入式系统或便携式微机中尤为重要）（嵌入式系统或便携式微机中尤为重要）4、可靠性、可靠性 平均故障间隔时间（平均故障间隔时间（MTBF），即两次故障之间的），即两次故障之间的平均时间间
11、隔。平均时间间隔。EPROM重写次数在数千到重写次数在数千到10万次之间；万次之间；ROM数据保存时限是数据保存时限是20年到年到100多年。多年。14第14页，共71页，编辑于2022年，星期六二、存储器的分类与性能二、存储器的分类与性能1、内存储器、内存储器 也称主存储器，但有了也称主存储器，但有了Cache后，内存包括主存与后，内存包括主存与Cache。其速度快，价格贵，容量有限。它包括：。其速度快，价格贵，容量有限。它包括：（1）磁性存储器）磁性存储器 磁泡存储器和磁芯存储器，信息不易丢失，但容量磁泡存储器和磁芯存储器，信息不易丢失，但容量小，体积大。小，体积大。（2）半导体存储器）半
12、导体存储器 双极型存储器：速度快，功耗大，价格贵，容量双极型存储器：速度快，功耗大，价格贵，容量小。适宜作小。适宜作Cache、队列等；、队列等；15第15页，共71页，编辑于2022年，星期六二、存储器的分类与性能（续）二、存储器的分类与性能（续）MOS存储器：速度稍慢，集成度高，功耗小，价格便宜。存储器：速度稍慢，集成度高，功耗小，价格便宜。a、只读存储器、只读存储器 ROM：掩膜：掩膜ROM，厂家制造时已编程，用户不可编程，厂家制造时已编程，用户不可编程，不易挥发。不易挥发。PROM：用户可一次编程（：用户可一次编程（OTP）。不可擦除。）。不可擦除。EPROM：UV-EPROM，紫外线
13、擦除可编程，紫外线擦除可编程ROM。E2PROM：电可擦除可编程：电可擦除可编程ROM。b、RAM存储器（随机存取存储器，又称随机读存储器（随机存取存储器，又称随机读/写存储器，写存储器，易挥发）易挥发）SRAM：静态存储器，掉电后，信息丢失：静态存储器，掉电后，信息丢失-挥发。挥发。DRAM：动态存储器，即使不掉电，信息也会丢失，需要：动态存储器，即使不掉电，信息也会丢失，需要 定时刷新。定时刷新。16第16页，共71页，编辑于2022年，星期六二、存储器的分类与性能（续）二、存储器的分类与性能（续）2、外存储器、外存储器 外存储器又称海存，容量大，价格低，不易挥发，外存储器又称海存，容量大
14、，价格低，不易挥发，但存取速度慢。外存有：但存取速度慢。外存有：磁表面存储器：磁鼓，磁盘（硬盘、软盘）磁表面存储器：磁鼓，磁盘（硬盘、软盘）光存储器：光存储器：CD-ROM,DVD-ROM,CD-R,WR-CD 半导体存储器：半导体存储器：Flash存储器（闪存盘，闪存条，存储器（闪存盘，闪存条，U盘。盘。17第17页，共71页，编辑于2022年，星期六三、内存的基本组成三、内存的基本组成 各种内存的内部结构各异，但从宏观上看，通常各种内存的内部结构各异，但从宏观上看，通常都有以下几个部分：存储体，地址译码，读都有以下几个部分：存储体，地址译码，读/写电路。写电路。1、存储体、存储体 存储二进
15、制信息的矩阵，由多个基本存储单元组存储二进制信息的矩阵，由多个基本存储单元组成，每个存储单元可有成，每个存储单元可有0与与1两种状态，即存储两种状态，即存储1bit信信息。息。2、地址译码部件、地址译码部件 地址线通过译码器选中相应的存储单元中的所有地址线通过译码器选中相应的存储单元中的所有基本单元。地址线条数基本单元。地址线条数n=log2N（N为存储单元数）。为存储单元数）。即：即：N=2n，若，若n=16，N=2n=65536 18第18页，共71页，编辑于2022年，星期六三、内存的基本组成（续）三、内存的基本组成（续）3、读、读/写电路写电路 读读/写电路由读出放大器、写电路由读出放
16、大器、写入电路和读写入电路和读/写控制电路构写控制电路构成，通过数据线与成，通过数据线与CPU内的内的数据寄存器相连。数据寄存器相连。内存的基本组成框图如右图：内存的基本组成框图如右图：19第19页，共71页，编辑于2022年，星期六第二节第二节第二节第二节 半导体静态存储器半导体静态存储器半导体静态存储器半导体静态存储器20第20页，共71页，编辑于2022年，星期六NMOS晶体管晶体管 导体导体5V0v关闭关闭导体导体关闭关闭5V0vPMOS晶体管晶体管21第21页，共71页，编辑于2022年，星期六一、一、SRAMSRAM与各种类型的与各种类型的ROM都属于半导体静态存储器。都属于半导体
17、静态存储器。一、静态存储器（一、静态存储器（SRAM）1、6管静态存储器单元电路管静态存储器单元电路 电路组成与工作原理电路组成与工作原理 22第22页，共71页，编辑于2022年，星期六一、一、SRAM 6管管SRAM单元电路工作原理单元电路工作原理 当当Q=1,T2导通，导通，Q=0,T1截止。截止。同样，当同样，当Q=0，T1导通，导通，T2截止。截止。T1、T2构成双稳态触发器，存储构成双稳态触发器，存储0与与1。T3、T4为负载管，为触发器补充电荷。为负载管，为触发器补充电荷。T5、T6为门控管，与数据线为门控管，与数据线Di相连。相连。原理：当行选原理：当行选X=1（高电平），（高
18、电平），T5、T6导通，导通，Q、Q就与就与Di与与Di相连。相连。当这个单元被选中时，相应的列选当这个单元被选中时，相应的列选Y=1，T7、T8导通（它们为一列公用），导通（它们为一列公用），于是，于是，Di,Di 输出。输出。当写入时，写入信号自当写入时，写入信号自Di（或（或Di）输入，此时，）输入，此时，Di=1,Di=0,T5、T6、T7、T8都导通（因为都导通（因为X=1,Y=1）Di T7 T5 Q=1;Di T8 T6 Q=0.23第23页，共71页，编辑于2022年，星期六一、一、SRAM（续）（续）输入信息存储于输入信息存储于T1、T2之栅极。之栅极。当输入信号、地址选通信
19、号消失后，当输入信号、地址选通信号消失后，T5T8截止，靠截止，靠VCC 与与T3就能保持就能保持F/F=1，所以，不用刷新（即信息不用再生）。，所以，不用刷新（即信息不用再生）。Di与与Di对外只用一条输出端接到外部数据线上，这种存储电对外只用一条输出端接到外部数据线上，这种存储电路读出是非破坏性的。路读出是非破坏性的。SRAM芯片芯片6116的的 引脚与内部结构引脚与内部结构 24第24页，共71页，编辑于2022年，星期六一、一、SRAM（续）（续）2、SRAM的引脚信号与读写操作的引脚信号与读写操作 下面是下面是SRAM芯片芯片628128的引脚信号（的引脚信号（128k 8）A16A
20、0WEOECSD7D0 SRAM 628128128k 8A16A0 地址线地址线D7D0 双向数据线双向数据线CS 片选信号片选信号WE 写允许信号写允许信号OE 输出允许信号（读）输出允许信号（读）这种芯片内部位字结构这种芯片内部位字结构（即（即8位数据每位都有）位数据每位都有）25第25页，共71页，编辑于2022年，星期六二、二、SRAM的内部结构与典型芯片的内部结构与典型芯片 1、内部组成结构、内部组成结构 内部有行、列译码器，存储矩阵，读写控制电路，输入、内部有行、列译码器，存储矩阵，读写控制电路，输入、输出数据缓冲器等组成。输出数据缓冲器等组成。SRAM大多数都采用复合译码方式，
21、而不采用线译码。因大多数都采用复合译码方式，而不采用线译码。因为线性译码对外的引线太多。一般把地址线分为行和列地址分为线性译码对外的引线太多。一般把地址线分为行和列地址分别进行译码（行列地址线数可以对称，也可以不对称）。别进行译码（行列地址线数可以对称，也可以不对称）。存储矩阵即信息存储体，每一位二进制信息需要一个存储矩阵即信息存储体，每一位二进制信息需要一个6管基管基本单元电路，如本单元电路，如2k 8位位=2048 8=16384个这样的单元电路组成存个这样的单元电路组成存储体。储体。读写控制电路主要控制读信号（读写控制电路主要控制读信号（OE）、写信号（）、写信号（WE）及）及片选信号（
22、片选信号（CS）。）。26第26页，共71页，编辑于2022年，星期六二、二、SRAM的内部结构与典型芯片（续）的内部结构与典型芯片（续）2、典型芯片介绍、典型芯片介绍 SRAM 有有 Intel 6116，6264，62128，62256等。等。下面介绍下面介绍6116。容量为：容量为：16k位位=2k 8bit，因为，因为SRAM内部都是按字节组成的。内部都是按字节组成的。地址线：地址线：11条，条，7条用于行地址，条用于行地址，4条用于列地址。条用于列地址。数据线：数据线：8条，按字节输入、输出。条，按字节输入、输出。存储体：存储体：128 16 8=16384个存储单元。个存储单元。控
23、制线：控制线：3条，条，OE,WE,CS。6116的引脚与内部结构如下图：的引脚与内部结构如下图：27第27页，共71页，编辑于2022年，星期六二、二、SRAM的内部结构与典型芯片（续）的内部结构与典型芯片（续）SRAM芯片芯片6116的对外引脚与内部结构的对外引脚与内部结构28第28页，共71页，编辑于2022年，星期六第三节第三节第三节第三节 只读存储器（只读存储器（只读存储器（只读存储器（ROMROM）29第29页，共71页，编辑于2022年，星期六一、掩膜一、掩膜ROM ROM（Read Only Memory）的特点与种类）的特点与种类 ROM的信息在使用时是不被改变的，即只能读出
24、，不能写的信息在使用时是不被改变的，即只能读出，不能写入，写入是有条件的。故一般只能存放固定程序和常量，如监入，写入是有条件的。故一般只能存放固定程序和常量，如监控程序、控程序、BIOS程序等。程序等。ROM芯片的种类很多，有掩膜芯片的种类很多，有掩膜ROM、可编程可编程ROM（PROM）、可擦除可编程）、可擦除可编程ROM（EPROM）、）、电可擦除可编程电可擦除可编程ROM（EEPROM）等。）等。下面分别予以介绍。下面分别予以介绍。1、掩膜、掩膜ROM 掩膜掩膜ROM是厂家根据用户的要求采用掩膜技术把程序和数是厂家根据用户的要求采用掩膜技术把程序和数据在制作集成电路时就已写入完成。一旦制
25、造完毕，存储器的据在制作集成电路时就已写入完成。一旦制造完毕，存储器的内容就被固定下来，用户不能修改。若要修改，就只能重新设内容就被固定下来，用户不能修改。若要修改，就只能重新设计掩膜。计掩膜。30第30页，共71页，编辑于2022年，星期六一、掩膜一、掩膜ROM（续）（续）下图为一个简单的下图为一个简单的4 4位位MOS管管ROM，采用单译，采用单译码结构，两位地址可译出码结构，两位地址可译出4种状态，输出种状态，输出4条选择条选择线，可分别选中线，可分别选中4个单元个单元每个单元有每个单元有4位输出。位输出。若若A1A0=00,则选中则选中0号号单元，输出为单元，输出为1010B.图中的矩
26、阵中，在行列的图中的矩阵中，在行列的交点，有的有管子，输出交点，有的有管子，输出为为0，有的没有，输出为，有的没有，输出为1，这是根据用户提供的，这是根据用户提供的程序对芯片图形（掩膜）程序对芯片图形（掩膜）进行二次光刻所决定的。进行二次光刻所决定的。31第31页，共71页，编辑于2022年，星期六二、可编程二、可编程ROM（PROM）为了便于用户根据自己的需要确定为了便于用户根据自己的需要确定ROM的内容，有一种可一的内容，有一种可一次编程的次编程的ROM，简称，简称PROM。这种芯片的内部是采用多发射极（这种芯片的内部是采用多发射极（8个）熔丝式个）熔丝式PROM结结构。每一个发射极通过一
27、个熔丝与位线相连，管子工作于射极构。每一个发射极通过一个熔丝与位线相连，管子工作于射极输出器状态。熔丝一旦烧断，不可逆转，所以只能一次编程写输出器状态。熔丝一旦烧断，不可逆转，所以只能一次编程写入。入。下图为这种下图为这种PROM芯片的内部结构。芯片的内部结构。32第32页，共71页，编辑于2022年，星期六二、可编程二、可编程ROM（PROM）（续）（续）33第33页，共71页，编辑于2022年，星期六三、三、UV-EPROMUV-EPROM为可擦除可编程为可擦除可编程的的ROM内部电路结构如图，工作原理内部电路结构如图，工作原理如下：如下：因为悬浮栅因为悬浮栅T3不导通，不导通，当当X=1
28、时，时，T1不导通，不导通，而而T2总导通，总导通，该电路为全该电路为全1输出。输出。当写入时，加当写入时，加12.5V25V高压，高压，D,S被瞬时击穿，会有电子被瞬时击穿，会有电子通过通过绝缘层注入悬浮栅。绝缘层注入悬浮栅。电压去掉后，电子无处电压去掉后，电子无处泄漏，硅栅为负，形成导电泄漏，硅栅为负，形成导电沟道（沟道（P），从而使），从而使EPROM单元导通，输出为单元导通，输出为0，没有击穿的单元输出仍为没有击穿的单元输出仍为1。34第34页，共71页，编辑于2022年，星期六三、三、UV-EPROM（续）（续）UV-EPROM擦除：擦除：当紫外线照射时，悬浮栅上的电荷会形成光电流当
29、紫外线照射时，悬浮栅上的电荷会形成光电流泄漏掉泄漏掉，即可把信息擦除。输出仍为全，即可把信息擦除。输出仍为全1。（用紫外线照射芯片的石英窗口约（用紫外线照射芯片的石英窗口约10多分钟即可）多分钟即可）35第35页，共71页，编辑于2022年，星期六三、三、UV-EPROM（续）（续）介绍介绍EPROM芯片芯片27C040（512k 8）27C040的引脚信号如图。的引脚信号如图。A0A18OECE/PGMVPPD7D027C040512k 8A0A18 地址线地址线D0D7 数据线数据线OE 输出允许（读）输出允许（读）CE/PGM 片选片选/编程脉冲；在读出操作编程脉冲；在读出操作时是片选信
30、号；在编程时是编程脉冲输时是片选信号；在编程时是编程脉冲输入端（加入一个入端（加入一个50ms左右的左右的TTL负脉负脉冲冲 ）。）。VPP 编程电压，编程电压，12.5V;正常时，正常时，VPP接接 VCC（+5V）36第36页，共71页，编辑于2022年，星期六四、四、E2PROM E2PROM（电擦除电擦除PROM，又称，又称EEPROM或或E2PROM:Electrically Erasable PROM）工作原理：是在绝缘栅工作原理：是在绝缘栅MOS管的浮栅附近再增加一个栅极管的浮栅附近再增加一个栅极（控制栅）。给控制栅加一正电压，就可在浮栅和漏极之间形（控制栅）。给控制栅加一正电压
31、，就可在浮栅和漏极之间形成厚度不足成厚度不足200（埃）的隧道氧化物。利用隧道效应，电子可埃）的隧道氧化物。利用隧道效应，电子可注入浮栅注入浮栅，即数据被编程写入。若给控制栅加一负压，浮栅上，即数据被编程写入。若给控制栅加一负压，浮栅上的电荷可泄漏掉，即信息被擦除。的电荷可泄漏掉，即信息被擦除。（目前高压源已集成在芯片内而使用单一的（目前高压源已集成在芯片内而使用单一的+5V电源）电源）下面介绍下面介绍E2PROAM芯片芯片28256（32k 8位）位）37第37页，共71页，编辑于2022年，星期六四、四、E2PROM（续）（续）EEPROM 28256引脚信号引脚信号（32KByte）A0
32、A14D0D7CEOEWEE2PROM 28256 32k 8A0A14 地址线地址线D0D7 数据线数据线CE 片选片选OE 输出允许输出允许WE 写允许写允许CE OE WE L L H 读出读出 L H L 编程写入编程写入/芯片擦除芯片擦除写入一个字节大约写入一个字节大约15ms，可以按字节，可以按字节擦除，也可按页擦除和整片擦除。不需擦除，也可按页擦除和整片擦除。不需擦除的部分可以保留。擦除的部分可以保留。38第38页，共71页，编辑于2022年，星期六第四节第四节 动态动态RAMRAM存储器存储器 39第39页，共71页，编辑于2022年，星期六一、一、DRAM的基本存储单元的基本
33、存储单元DRAM 基本存储单元基本存储单元组成组成 由由T与电容与电容Cs组成，信息存储在组成，信息存储在Cs上。上。当当X=1，T导通，电容导通，电容Cs与数据线与数据线D连通。连通。写入时，外部数据驱动写入时，外部数据驱动D，并由，并由D对电容对电容Cs充电或充电或放电，改变其存储的信息。放电，改变其存储的信息。读出时，读出时，Cs经经D对数据线上的寄生电容对数据线上的寄生电容Cd充电或放电，从而改变寄生电容充电或放电，从而改变寄生电容Cd上的上的电压，读出所存储的信息。因每次输出都电压，读出所存储的信息。因每次输出都会使会使Cs上原有的电荷泄放，存储的内容就上原有的电荷泄放，存储的内容就
34、会被破坏，会被破坏，所以读出是破坏性的。所以读出是破坏性的。为此，为此，每次读出后都需要进行再生（重新写入）每次读出后都需要进行再生（重新写入）以恢复以恢复Cs上的信息。上的信息。因为因为Cs88译码器，有三个译码器，有三个“选择输入端选择输入端”C C、B B、A A和三个和三个“使能输入端使能输入端”G G1 1、G G2A2A#，G G2B2B#以及以及8 8个输出端个输出端 Y Y7 7#Y Y0 0#64第64页，共71页，编辑于2022年，星期六 译码芯片译码芯片 74LS13874LS13865第65页，共71页，编辑于2022年，星期六输 入输 出使 能选 择G1G2A#G2B
35、#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其 它XXX1111111174LS138功能表 66第66页，共71页，编辑于2022年，星期六部分译码对存储芯片进行译码寻址时，如果只有部分高位地址线参与，这种译码方法被称为“部分译码”。对被选中的芯片来说，未参与译码的高位地址可以为1、也可以为 0；因此，每个存储单元将对应多个地址(地址重复)。使用时，只选取其中
36、的一个，一般都是将未用地址设为0，而得到其可用地址。采用部分译码的方法，可简化译码电路的设计，但由于地址重复，系统的一部分地址空间资源将被浪费掉。67第67页，共71页，编辑于2022年，星期六如图所示：采用部分译码对4片2732(4K*8位EPROM)进行寻址。译码时，有意不使用高位地址A19，A18，A17。即无论这3位是0是1，对芯片寻址没有影响。所以，每个芯片将同时具有238个可用的地址范围。对这4片2732所构成的存储空间，我们将选取其中连续、好用又不冲突的一组地址，如：08000H0BFFFH；在采用部分译码时，除非需要，一般都安排最高位的地址线不参与译码像例子这样，如果有3根地址
37、线不能参与译码，那么首选方案应是高位地址线A19，A18，A17。68第68页，共71页，编辑于2022年，星期六 线选法如果只用少数几根高位地址线进行芯片的译码，且每根负责选中一个(或两个)芯片(组)，这种方法被称为“线选方法”。线选法的优点是构成简单，缺点是地址空间的浪费严重，由于有些地址线未参与译码，所以必然会出现地址重复；此外，当通过线选的芯片(组)增多时还会出现可用地址空间不连续的情况。69第69页，共71页，编辑于2022年，星期六三、存储器接口设计举例三、存储器接口设计举例在在PC/XT总线上用总线上用62256扩充扩充64KB RAM。SRAM 62256为为 32K 8位，需
38、两片。一般位，需两片。一般ROM区常安排在地址高端，区常安排在地址高端，RAM区常区常安排在低端开始（因中断向量表在低端）。若在现有的安排在低端开始（因中断向量表在低端）。若在现有的8位机上扩充位机上扩充RAM，则要考，则要考虑扩充的虑扩充的RAM地址空间与机器原有的地址空间与机器原有的RAM相邻接。相邻接。若本次扩充的地址为：若本次扩充的地址为：E0000HEFFFFH。则译码电路如下。则译码电路如下:地址译码采用门电路实地址译码采用门电路实现，因为地址为：现，因为地址为：E0000HEFFFFH=1110 0000 0000 0000 00001110 1111 1111 1111 1111BA19A17=111B，A16=0A15=0,选择第一片选择第一片62256;A15=1,选择第二片选择第二片62256。70第70页，共71页，编辑于2022年，星期六某某CPU与存储器的连接框图如下，回答下列问题：与存储器的连接框图如下，回答下列问题：1、每个存储芯片的容量有多大？、每个存储芯片的容量有多大？2、存储器的总容量有多大？、存储器的总容量有多大？3、那几个芯片分为一组？并写出每组芯片的地址范围、那几个芯片分为一组？并写出每组芯片的地址范围71第71页，共71页，编辑于2022年，星期六