《ARM汇编语言程序设计基础第4章嵌入式系统的存储器系统.ppt》由会员分享，可在线阅读，更多相关《ARM汇编语言程序设计基础第4章嵌入式系统的存储器系统.ppt（82页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第4章章 嵌入式系统的存储器系统嵌入式系统的存储器系统4.1 存储器系统概述n4.1.1 存储器系统的层次结构n计算机系统的存储器被组织成一个6个层次的金字塔形的层次结构，如图4.1.1魏洪兴所示，位于整个层次结构的最顶部S0层为CPU内部寄存器nS1层为芯片内部的高速缓存（cache）n内存S2层为芯片外的高速缓存（SRAM、DRAM、DDRAM）nS3层为主存储器（Flash、PROM、EPROM、EEPROM）nS4层为外部存储器（磁盘、光盘、CF、SD卡）nS5层为远程二级存储（分布式文件系统、Web服务器）图4.1.1 存储器系统层次结构 n在这种存储器分层结构中，上面一层的存储器
2、作为下一层存储器的高速缓存。CPU寄存器就是cache的高速缓存，寄存器保存来自cache的字；cache又是内存层的高速缓存，从内存中提取数据送给CPU进行处理，并将CPU的处理结果返回到内存中；内存又是主存储器的高速缓存，它将经常用到的数据从Flash等主存储器中提取出来，放到内存中，从而加快了CPU的运行效率。嵌入式系统的主存储器容量是有限的，磁盘、光盘或CF、SD卡等外部存储器用来保存大信息量的数据。在某些带有分布式文件系统的嵌入式网络系统中，外部存储器就作为其他系统中被存储数据的高速缓存。n4.1.2 高速缓冲存储器高速缓冲存储器n在主存储器和CPU之间采用高速缓冲存储器（cache
3、）被广泛用来提高提高存储器系统的性能，许多微处理器体系结构都把它作为其定义的一部分。cache能够减少内存平均访问时间。nCache可以分为统一cache和独立的数据程序cache。在一个存储系统中，指令预取时和数据读写时使用同一个cache，这时称系统使用统一的cache。如果在一个存储系统中，指令预取时使用的一个cache，数据读写时使用的另一个cache，各自是独立的，这时称系统使用了独立的cache，用于指令预取的cache称为指令cache，用于数据读写的cache称为数据cache。n当CPU更新了cache的内容时，要将结果写回到主存中，可以采用写通法（write-through
4、）和写回法（write-back）。写通法是指CPU在执行写操作时，必须把数据同时写入cache和主存。采用写通法进行数据更新的cache称为写通cache。写回法是指CPU在执行写操作时，被写的数据只写入cache不写入主存。仅当需要替换时，才把已经修改的cache块写回到主存中。采用写回法进行数据更新的cache称为写回cache。n当进行数据写操作时，可以将cache分为读操作分配cache和写操作分配cache两类。对于读操作分配cache，当进行数据写操作时，如果cache未命中，只是简单地将数据写入主存中。主要在数据读取时，才进行cache内容预取。对于写操作分配cache，当进行
5、数据写操作时，如果cache未命中，cache系统将会进行cache内容预取，从主存中将相应的块读取到cache中相应的位置，并执行写操作，把数据写入到cache中。对于写通类型的cache，数据将会同时被写入到主存中，对于写回类型的cache数据将在合适的时候写回到主存中。n4.1.3 存储管理单元nMMU（Memory Manage Unit,存储管理单元）在CPU和物理内存之间进行地址转换，将地址从逻辑空间映射到物理空间，这个转换过程一般称为内存映射。MMU主要完成以下工作：n（1）虚拟存储空间到物理存储空间的映射。采用了页式虚拟存储管理，它把虚拟地址空间分成一个个固定大小的块，每一块称
6、为一页，把物理内存的地址空间也分成同样大小的页。MMU实现的就是从虚拟地址到物理地址的转换。n（2）存储器访问权限的控制。n（3）设置虚拟存储空间的缓冲的特性。n嵌入式系统中常常采用页式存储管理。页表是存储在内存中的一个表，页表用来管理这些页。页表的每一行对应于虚拟存储空间的一个页，该行包含了该虚拟内存页对应的物理内存页的地址、该页的方位权限和该页的缓冲特性等。从虚拟地址到物理地址的变换过程就是查询页表的过程。例如在ARM嵌入式系统中，使用系统控制协处理器CP15的寄存器C2来保存页表的基地址。n基于程序在执行过程中具有局部性的原理，在一段时间内，对页表的访问只是局限在少数几个单元。根据这一特
7、点，增加了一个小容量（通常为816字）、高速度（访问速度和CPU中通用寄存器相当）的存储部件来存放当前访问需要的地址变换条目，这个存储部件称为地址转换后备缓冲器（Translation Look aside Buffer，TLB）。当CPU访问内存时，首先在TLB中查找需要的地址变换条目，如果该条目不存在，CPU在从位于内存中的页表中查询，并把相应的结果添加到TLB中，更新它的内容。n当ARM处理器请求存储访问时，首先在TLB中查找虚拟地址。如果系统中数据TLB和指令TLB是分开的，在取指令时，从指令TLB查找相应的虚拟地址，对于内存访问操作，从数据TLB中查找相应的虚拟地址。n嵌入式系统中虚
8、拟存储空间到物理存储空间的映射以内存块为单位来进行。即虚拟存储空间中一块连续的存储空间被映射到物理存储空间中同样大小的一块连续存储空间。在页表和TLB中，每一个地址变换条目实际上记录了一个虚拟存储空间的内存块的基地址与物理存储空间相应的一个内存块的基地址的对应关系。根据内存块大小，可以有多种地址变换。n嵌入式系统支持的内存块大小有以下几种：段（section）大小为1MB的内存块；大页（Large Pages）大小为64KB的内存块；小页（Small Pages）大小为4KB的内存块；极小页（Tiny Pages）大小为1KB的内存块。极小页只能以1KB大小为单位不能再细分，而大页和小页有些情
9、况下可以在进一步的划分，大页可以分成大小为16KB的子页，小页可以分成大小为1KB的子页。nMMU中的域指的是一些段、大页或者小页的集合。每个域的访问控制特性都是由芯片内部的寄存器中的相应控制位来控制的。例如在ARM嵌入式系统中，每个域的访问控制特性都是由CP15中的寄存器C3中的两位来控制的。nMMU中的快速上下文切换技术（Fast Context Switch Extension，FCSE）通过修改系统中不同进程的虚拟地址，避免在进行进程间切换时造成的虚拟地址到物理地址的重映射，从而提高系统的性能。n在嵌入式系统中，I/O操作通常被映射成存储器操作，即输入输出是通过存储器映射的可寻址外围寄
10、存器和中断输入的组合来实现的。I/O的输出操作可通过存储器写入操作实现；I/O的输入操作可通过存储器读取操作实现。这些存储器映射的I/O空间不满足cache所要求的特性，不能使用cache技术，一些嵌入式系统使用存储器直接访问（DMA）实现快速存储。4.2 嵌入式系统存储设备分类n存储器是嵌入式系统硬件的重要组成部分，用来存放嵌入式系统工作时所用的程序和数据。嵌入式系统的存储器由片内和片外两部分组成。n4.2.1 存储器部件的分类n1按在系统中的地位分类按在系统中的地位分类n在微机系统中，存储器可分为主存储器（Main Memory简称内存或主存）和辅助存储器（Auxiliary Memory
11、，Secondary Memory，简称辅存或外存）。n内存是计算机主机的一个组成部分，一般都用快速存储器件来构成，内存的存取速度很快，但内存空间的大小受到地址总线位数的限制。内存通常用来容纳当前正在使用的或要经常使用的程序和数据，CPU可以直接对内存进行访问。系统软件中如引导程序、监控程序或者操作系统中的基本输入输出部分BIOS都是必须常驻内存。更多的系统软件和全部应用软件则在用到时由外存传送到内存。n外存也是用来存储各种信息的，存放的是相对来说不经常使用的程序和数据，其特点是容量大。外存总是和某个外部设备相关的，常见的外存有软盘、硬盘、U盘、光盘等。CPU要使用外存的这些信息时，必须通过专
12、门的设备将信息先传送到内存中。n2按存储介质分类按存储介质分类n根据存储介质的材料及器件的不同，可分为磁存储器（Magnetic Memory），半导体存储器、光存储器（Optical Memory）及激光光盘存储器（Laser Optical Disk）。n3按信息存取方式分类按信息存取方式分类n存储器按存储信息的功能，分为随机存取存储器（Random Access Memory，RAM）和只读存储器（Read Only Memory，ROM）。随机存取存储器是一种在机器运行期间可读、可写的存储器，又称读写存储器。随机存储器按信息存储的方式，可分为静态RAM（Static RAM，SRAM）
13、，动态RAM（Dynamic RAM，DRAM）及准静态RAM（Pseudostatic RAM，简称PSRAM）。n在机器运行期间只能读出信息，不能随时写入信息的存储器称为只读存储器。只读存储器按功能可分为掩模式（ROM）、可编程只读存储器（Programmable ROM，PROM）和可改写的只读存储器（Erasable Programmable ROM，EPROM）。n4.2.2 存储器的组织和结构n存储器的容量是描述存储器的最基本参数，如1MB。存储器的表示并不唯一，有不同表示方法，每种有不同的数据宽度。在存储器内部，数据是存放在二维阵列存储单元中。阵列以二维的形式存储，给出的n位地址
14、被分成行地址和列地址（nr十c）。r是行地址数，c是列地址数。行列选定一个特定存储单元。如果存储器外部宽度为1位，那么列地址仅一位；对更宽的数据，列地址可选择所有列的一个子集。n嵌入式系统的存储器与通用系统的存储器有所不同，通常由ROM、RAM、EPROM等组成。嵌入式存储器一般采用存储密度较大的存储器芯片，存储容量与应用的软件大小相匹配。n4.2.3 常见的嵌入式系统存储设备n1RAM（随机存储器）（随机存储器）nRAM可以被读和写，地址可以以任意次序被读。常见RAM的种类有SRAM（Static RAM，静态随机存储器）、DRAM（Dynamic RAM，动态随机存储器）、DDRAM（Do
15、uble Data Rate SDRAM，双倍速率随机存储器）。其中，SRAM比DRAM运行速度快，SRAM比DRAM耗电多，DRAM需要周期性刷新。而DDRAM是RAM的下一代产品。在133MHz时钟频率，DDRAM内存带宽可以达到13364b/822.1GB/s，在200MHz时钟频率，其带宽可达到20064b/823.2GB/s的海量。n2ROM（只读存储器）（只读存储器）nROM在烧入数据后，无需外加电源来保存数据，断电后数据不丢失，但速度较慢，适合存储需长期保留的不变数据。在嵌入式系统中，ROM用固定数据和程序。n常见ROM有Mask ROM（掩模ROM）、PROM（Programm
16、able ROM，可编程ROM）、EPROM（Erasable Programmable ROM，可擦写ROM）、EEPROM（电可擦除可编程ROM，也可表示为E2PROM）、Flash ROM（闪速存储器）nMask ROM一次性由厂家写入数据的ROM，用户无法修改。PROM出厂时厂家并没有写入数据，而是保留里面的内容为全0或全1，由用户来编程一次性写入数据。EPROM可以通过紫外光的照射，擦掉原先的程序，芯片可重复擦除和写入。E2PROM是通过加电擦除原编程数据，通过高压脉冲可以写入数据，写入时间较长。Flash ROM断电不会丢失数据（NVRAM），可快速读取，电可擦写可编程。n3Fla
17、sh MemorynFlash memory（闪速存储器）是嵌入式系统中重要的组成部分，用来存储程序和数据，掉电后数据不会丢失。但在使用Flash Memory时，必须根据其自身特性，对存储系统进行特殊设计，以保证系统的性能达到最优。nFlash Memory是一种非易失性存储器NVM（Non-Volatile Memory），根据结构的不同可以将其分成NOR Flash和NAND Flash两种。nFlash Memory在物理结构上分成若干个区块，区块之间相互独立。NOR Flash把整个存储区分成若干个扇区（Sector），而NAND Flash把整个存储区分成若干个块（Block），可
18、以对以块或扇区为单位的内存单元进行擦写和再编程。n由于Flash Memory的写操作只能将数据位从1写成0，而不能从0写成1，所以在对存储器进行写入之前必须先执行擦除操作，将预写入的数据位初始化为1。擦操作的最小单位是一个区块，而不是单个字节。NAND Flash执行擦除操作是十分简单的，而NOR型内存则要求在进行擦除前先要将目标块内所有的位都写为0。n由于擦除NOR Flash时是以64128KB为单位的块进行的，执行一个写入擦除操作的时间为5s，与此相反，擦除NAND Flash是以832KB的块进行的，执行相同的操作最多只需要4ms。nNOR Flash的读速度比NAND Flash稍
19、快一些，NAND Flash的写入速度比NOR Flash快很多。NAND Flash的随机读取能力差，适合大量数据的连续读取。n除了NOR Flash的读，Flash Memory的其他操作不能像RAM那样，直接对目标地址进行总线操作。例如执行一次写操作，它必须输入一串特殊的指令（NOR Flash），或者完成一段时序（NAND Flash）才能将数据写入到Flash Memory中。nNOR Flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。NAND Flash地址、数据和命令共用8位总线/16位总线，每次读写都要使用复杂的I/O接口串行地存取数据，8
20、位总线/16位总线用来传送控制、地址和资料信息。nNAND Flash读和写操作采用512B的块，类似硬盘管理操作。因此，基于NAND的闪存可以取代硬盘或其他块设备。nNOR Flash容量通常在1 MB8MB之间。而NAND Flash用在8MB以上的产品当中。NOR Flash主要应用在代码存储介质中，NAND Flash适用于资料存储。n所有Flash Memory器件存在位交换现象。Flash Memory在读写数据过程中，偶然会产生一位或几位数据错误，即位反转。位反转无法避免，只能通过其他手段对产生的结果进行事后处理。位反转的问题多见于NAND Flash。NAND Flash的供货
21、商建议使用NAND Flash的时候，同时使用EDC/ECC（错误探测错误纠正）算法，以确保可靠性。nFlash Memory在使用过程中，可能导致某些区块的损坏。区块一旦损坏，将无法进行修复。NAND Flash中的坏块是随机分布的，尤其是NAND Flash在出厂时就可能存在这样的坏块（已经被标识出）。NAND Flash需要对介质进行初始化扫描以发现坏块，并将坏块标记为不可用。如果对已损坏的区块进行操作，可能会带来不可预测的错误。n应用程序可以直接在NOR Flash内运行，不需要再把代码读到系统RAM中运行。NOR Flash的传输效率很高，在14MB的小容量时具有很高的成本效益，但是
22、很低的写入和擦除速度大大影响了它的性能。NAND Flash结构可以达到高存储密度，并且写入和擦除的速度也很快，应用NAND Flash的困难在于需要特殊的系统接口。n在NOR Flash上运行代码不需要任何的软件支持。在NAND Flash上进行同样操作时，通常需要驱动程序，也就是内存技术驱动程序（MTD）。NAND Flash和NOR Flash在进行写入和擦除操作时都需要MTD。n在NAND Flash中每个块的最大擦写次数是一百万次，而NOR Flash的擦写次数是十万次。NAND Flash除了具有10:1的块擦除周期优势，典型的NAND Flash块尺寸要比NOR型闪存小8倍，每个
23、NAND Flash的内存块在给定的时间内删除次数要少一些。n4标准存储卡（标准存储卡（Compact Flash，CF卡）卡）nCF卡是利用Flash技术的存储卡，内部结构如图4.2.1所示，接口具有PCMCIA-ATA功能，可以工作在IDE接口模式，也可以工作在PC Card模式。衍生出来的CF+卡物理规格和CF完全相同，在手持设备上应用，如CF串口卡、CF Modem.CF蓝牙、CF USB卡、CF网卡、CF GPS卡、CF GPRS卡等。按照CF+卡标准，它不一定要支持ATA接口。通常建议CF+卡工作在PCMCIA模式。CF卡可以看作是PCMCIA卡的一个子集，可以通过物理上的转换器，
24、直接转换成PCMCIA卡使用。nCF卡可分为I型和II型两类，二者的规格和特性基本相同，只是II型比I型略厚一些（5.0mm，3.3mm），II型插座可以同时兼容I型卡。图4.2.1 CF卡内部结构nCF卡有3种工作模式：PC卡ATA I/O模式、PC卡ATA存储模式和实IDE模式。实IDE模式与IDE接口完全兼容。CF卡遵循ATA协议，属于块存储设备，存储单元是通过磁头（head）、柱面（cylinder，也称磁道）和扇区（sector）组织起来的。在物理寻址（CHS）方式下，每一组H/C/S参数唯一确定存储卡中的一个扇区，通常一个扇区拥有512B的数据空间。一个驱动数格式化后的容量为磁头数
25、柱面数扇区数512字节。在物理寻址模式下，扇区（S）是最低的地址单位，其次是磁头（H），最后的柱面（C）为最高寻址单位。此外，还有逻辑寻址方式（LBA）。在这种寻址方式下，CF卡按照以连续序列的逻辑扇区编号进行寻址，主机不必知道CF卡的物理几何结构。使用28个数据位来表示逻辑扇区的地址，可以寻址228个扇区，理论上可以寻址136GB的容量。物理寻址方式与逻辑寻址方式的对应关系如下所示：nLBA=NHNSC+NCH+S-1；nC=（LBA div NS）div NH；nH=（LBA div NS）mod NH；nS=（LBA mod NS）+1。n其中：NS为每磁道扇区数，NH为磁头数，C、H、
26、S分别表示磁盘的柱面、磁头和扇区编号，LBA表示逻辑扇区号，div为整除计算，mod为求余计算。n5安全数据卡（安全数据卡（Secure Digital Card，SD卡）卡）n由日本Panasonic公司、TOSHIBA公司和美国SanDisk公司共同开发研制的SD卡是一种全新的存储卡产品，在MP3、数码摄像机、数码相机、电子图书及AV器材等中应用。SD存储卡采用一个完全开放的标准（系统），外形与MultiMedia卡保持一致，比MMC卡略厚，具有更大的容量，兼容MMC卡接口规范。SD卡具有加密功能，可以保证数据资料的安全保密。SD卡具有版权保护技术，所采用的版权保护技术是DVD中使用的CP
27、RM技术（可刻录介质内容保护）。n6硬盘存储器硬盘存储器n硬盘存储器具有存储容量大，使用寿命长，存取速度较快的特点，也是在嵌入式系统中常用的外存。n硬盘存储器的硬件包括硬盘控制器（适配器）、硬盘驱动器以及连接电缆。硬盘控制器（Hard Disk Controller，简称HDC）对硬盘进行管理，并在主机和硬盘之间传送数据。硬盘控制器以适配卡的形式插在主板上或直接集成在主板上，然后通过电缆与硬盘驱动器相连。硬盘驱动器（Hard Disk Drive，简称HDD）中有盘片、磁头、主轴电机（盘片旋转驱动机构）、磁头定位机构、读写电路和控制逻辑等。n硬盘存储器可分为温彻斯特盘和非温彻斯特盘两类。温彻斯
28、特盘是根据温彻斯特技术设计制造的，它的磁头、盘片、磁头定位机构、主轴、甚至连读写驱动电路等都被密封在一个盘盒内，构成一个头一盘组合体。温彻斯特盘的防尘性能好，可靠性高，对使用环境要求不高。非温彻斯特盘磁盘的磁头和盘片等不是密封的，通常只能用于中型、大型计算机机房中。n最常见的硬盘接口是IDE（ATA）和SCSI两种，一些移动硬盘采用PCMCIA或USB接口。nIDE（Integrated Drive Electronics）接口也称为ATA（美国国家标准协会）接口，是一个通用的硬盘接口。IDE接口的硬盘可细分为ATA-1（IDE）、ATA-2（EIDE）、ATA-3（Fast ATA-2）、A
29、TA-4（包括Ultra ATA、Ultra ATA/33、Ultra ATA/66）与Serial ATA（包括Ultra ATA/100及其他后续的接口类型）。基本的IDE接口数据传输率为4.1 MB/s，传输方式有PIO和DMA两种，支持总线为ISA和EISA。ATA-2、ATAPI和针对PCI总线的FAST-ATA、FAST-ATA2等数据传输率达到了16.67MB/s。Ultra DMA/33接口（称为EIDE接口），采用PIO模式，数据传输率达到33MB/s。UltraDMA/66接口的传输率为Ultra DMA/33的两倍，采用CRC（循环冗余循环校验）技术以保证数据传输的安全性
30、，并且使用了80线的专用连接电缆，是现在市场上主流的硬盘接口类型。Ultra ATA/100是最有前景的硬盘接口，它的理论最大外部数据传输率可以高达100MB/s。nSCSI（Small Computer System Interface，小型计算机系统接口）不是专为硬盘设计的，是一种总线型接口。SCSI独立于系统总线工作，其系统占用率极低，但其价格昂贵，具有这种接口的硬盘大多用于服务器等高端应用场合。4.3 NOR Flash接口电路n4.3.1 NOR Flash存储器Am29LV160DnAm29LV160D是AMD公司的一款NOR Flash存储器，存储容量为2M8Bit/1M16Bi
31、t，接口与CMOS I/O兼容，工作电压为2.73.6V，读操作电流为9mA，编程和擦除操作电流为20mA，待机电流为200nA。采用FBGA-48、TSOP-48、SO-44 三种封装形式。nAm29LV160D仅需3.3V电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对Flash进行编程（烧写）、整片擦除、按扇区擦除，以及其他操作。以16位（字模式）数据宽度的方式工作。更多的内容请登录，查找资料“Am29LV160D 16 Megabit(2 M8-Bit/1 M16-Bit)CMOS 3.0 Volt-only Boot Sector Flash Me
32、mory”。nAm29LV160D的逻辑框图如图4.3.1所示，引脚端功能如表4.3.1所示。引脚类型功能A19A0输入地址输入。提供存储器地址DQ14DQ0输入/输出数据输入/输出DQ15/A-1输入/输出在字模式，DQ15为数据输入/输出；在字节模式，A-1为 LSB地址输入BYTE#输入选择8bit 或者16bit 模式CE#输入片选。当CE#为低电平时，芯片有效OE#输入输出使能。当OE#为低电平时，输出有效WE#输入写使能，低电平有效，控制写操作RESET#输入硬件复位引脚端，低电平有效RY/BY#输出就绪/忙标志信号输出，SO-44封装无此引脚端VCC电源3 V电源电压输入VSS地
33、器件地NC未连接。空脚图4.3.1 Am29LV160D的逻辑框图表4.3.1 Am29LV160D引脚端功能n4.3.2 S3C2410A与NOR Flash存储器的接口电路nS3C2410A与Am29LV160D的接口电路如图4.3.2所示。Flash存储器在系统中通常用于存放程序代码，系统上电或复位后从此获取指令并开始执行，因此，应将存有程序代码的Flash存储器配置到Bank0，即将S3C2410A的nGCS0接至Am29LV160D的CE（nCE）端。Am29LV160D的OE（nOE）端接S3C2410X的nOE；WE（nXE）端S3C2410X的nWE相连；地址总线A19A0与S
34、3C2410X的地址总线ADDR20ADDR1（A20A1）相连；16位数据总线DQ15DQ0与S3C2410X的低16位数据总线DATA15DATA0（D15D0）相连。n注意：此时应将BWSCON中的DW0设置为01，即选择16位总线方式。n如果需要更大的NOR Flash存储容量，可以采用容量更大的NOR Flash存储器芯片，如28F128J3A、28F640J3A等。更多的内容请登录，查找资料“3 Volt Intel Strata Flash Memory 28F128J3A,28F640J3A,28F320J3A(x8/x16)”。图4.3.2 S3C2410A与Am29LV16
35、0D的接口电路nS3C2410A与28F128J3A的接口电路如图4.3.3所示。S3C2410X的nGCS0接至28F128J3A的CE0（nCE）端。28F128J3A的OE（nOE）端接S3C2410X的nOE；WE（nWE）端S3C2410X的nWE相连；地址总线A24A1与S3C2410X的地址总线ADDR24ADDR1（A24A1）相连，A0直接接地；16位数据总线DQ15DQ0与S3C2410X的低16位数据总线DATA15DATA0（D15D0）相连。图4.3.3 S3C2410A与28F128J3A的接口电路4.4 NAND Flash接口电路接口电路n4.4.1 S3C24
36、10A NAND Flash控制器n1S3C2410A NAND Flash控制器特性控制器特性nS3C2410A可以在一个外部NAND Flash存储器上执行启动代码，用来实现这一想法。为了支持NAND Flash的启动装载（boot loader），S3C2410A配置了一个叫做“Steppingstone”的内部SRAM缓冲器。当系统启动时，NAND Flash存储器的前4KB将被自动加载到Steppingstone中，然后系统自动执行这些载入的启动代码。n在一般情况下，启动代码将复制NAND Flash的内容到SDRAM中。使用S3C2410A内部硬件ECC功能可以对NAND Flas
37、h的数据的有效性进行检查。在复制完成后，将在SDRAM中执行主程序。nNAND Flash控制器具有以下特性。nNAND Flash模式：支持读擦除编程NAND Flash存储器。自动启动模式：复位后，启动代码被传送到Steppingstone中。传送完毕后，启动代码在Steppingstone中执行。具有硬件ECC产生模块（硬件生成校验码和通过软件校验）。在NAND Flash启动后，Steppingstone 4KB内部SRAM缓冲器可以作为其他用途使用。NAND Flash控制器不能通过DMA访问，可以使用LDM/STM指令来代替DMA操作。n2S3C2410A NAND Flash控制
38、器结构控制器结构nNAND Flash控制器的内部结构方框图如图4.4.1所示。NAND Flash的工作模式如图4.4.2所示。图4.4.1 NAND Flash控制器内部结构方框图图4.4.2 NAND Flash的操作模式n自动启动模式的时序如下：n（1）完成复位；n（2）当自动启动模式使能时，首先将NAND Flash存储器的前4 KB内容自动复制到Steppingstone 4 KB内部缓冲器中；n（3）Steppingstone映射到nGCSO；n（4）CPU开始执行在Steppingstone 4 KB内部缓冲器中的启动代码。n注意：在自动启动模式，不进行ECC检测。因此，应确保
39、NAND Flash的前4 KB不能有位错误。nNAND Flash模式配置：n（1）利用NFCONF寄存器设置NAND Flash配置；n（2）写NAND Flash命令到NFCMD寄存器；n（3）写NAND Flash地址到NFADDR寄存器；n（4）在检查NAND Flash状态时，利用NFSTAT寄存器读写数据。在读操作之前或者编程操作之后应该检查R/nB信号。nNAND Flash存储器的时序如图4.4.3所示。图4.4.3 NAND Flash存储器的时序（TACLS0，TWRPH01，TWRPH10）nNAND Flash控制器的引脚配置如表4.4.1所列。表4.4.1 NAND
40、 Flash控制器的引脚配置引脚配置D7:0数据/命令/地址输入/输出端口（用数据总线分派）CLE命令锁存使能（输出）ALE地址锁存使能（输出）nFCENAND Flash芯片使能（输出）nFRENAND Flash读使能（输出）nFWENAND Flash写使能（输出）R/nBNAND Flash准备就绪/忙使能（输出）nBOOT（启动）和NAND Flash配置如下：n（1）OM1:0=00b：使能NAND Flash控制器为自动启动模式；n（2）NAND Flash存储器的页面大小应该为512字节；n（3）NCON：NAND Flash存储器寻址步选择。0为3步寻址；1为4步寻址。n51
41、2字节ECC奇偶校验码分配表如表4.4.2所示。表4.4.2 512字节ECC奇偶校验码分配表n在写读操作期间，S3C2410A自动生成512字节的ECC奇偶校验码。每个512字节数据的ECC奇偶校验码由3字节组成。n24位位ECC奇偶校验码奇偶校验码=18位行奇偶位行奇偶6位列奇偶位列奇偶nECC生成模块执行以下操作：n（1）当MCU写数据到NAND时，ECC生成模块产生ECC代码。n（2）当MCU从NAND读数据时，ECC生成模块产生ECC代码，同时用户程序将它与先前写入的ECC代码进行比较。n4.4.2 S3C2410A与NAND Flash存储器的接口电路n与NOR Flash存储器相
42、比，NAND Flash的接口相对比较复杂。一些嵌入式处理器芯片内部配置了专门的NAND Flash控制器，如S3C2410A。nS3C2410A与NAND Flash存储器K9F1208UDM-YCB0接口电路如图4.4.4所示。K9F1208UDM-YCB0的存储容量为64M字节，数据总线宽度为8位，工作电压为2.7V3.6V,采用TSOP-48封装。仅需单3.3V电压即可完成在系统的编程与擦除操作，引脚端功能如表4.4.3所示。更多的内容请登录，查找资料“K9F1208U0M-YCB0，K9F1208U0M-YIB0 64M8 Bit NAND Flash Memory”。表4.4.3
43、K9F1208UDM的引脚功能引脚类型功能I/O7 I/O0输入/输出数据输入输出、控制命令和地址的输入CLE输入命令锁存信号ALE输入地址锁存信号/CE输入芯片使能信号/RE输入读有效信号/WE输入写有效信号/WP输入写保护信号R/nB输出就绪/忙标志信号输出Vcc电源电源电压2.7V3.3VVss接地器件地nK9F1208UDM的I/O口既可接收和发送数据，也可接收地址信息和控制命令。在CLE有效时，锁存在I/O口上的是控制命令字；在ALE有效时，锁存在I/O口上的是地址；/RE或/WE有效时，锁存的是数据。这种一口多用的方式可以大大减少总线的数目，只是控制方式略微有些复杂。利用S3C24
44、10X处理器的NAND Flash控制器可以解决这个问题。n在图4.4.4中，K9F1208UDM的ALE和CLE端分别与S3C2410A的ALE和CLE端连接，8位的I/O7I/O0与S3C2410A低8位数据总线DATA7DATA0相连，/WE、/RE和/CE分别与S3C2410A的nFWE、nFRE和nFCE相连，R/B与RnB相连，为增加稳定性R/nB端口连接了一个上拉电阻。同时，S3C2410A的NCON配置端口必须连接一个上拉电阻，图4.4.4 S3C2410A与K9F1208UDM-YCB0接口电路（注意：原理图中LDATA修改为DATA，U4删除，VDD33V修改为VDD33，
45、U-K9F1208UDM-YC80修改为K9F1208UDM-YCB0）4.5 SDRAM接口电路接口电路nSDRAM可读可写，不具有掉电保持数据的特性，但其存取速度大大高于Flash存储器。在嵌入式系统中，SDRAM主要用做程序的运行空间、数据及堆栈区。当系统启动时，CPU首先从复位地址0 x0处读取启动代码，在完成系统的初始化后，程序代码一般应调入SDRAM中运行，以提高系统的运行速度。同时，系统及用户堆栈、运行数据也都放在SDRAM中。nSDRAM在各种嵌入式系统中应用时，为避免数据丢失，必须定时刷新。因此要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。S3C2410X
46、及其他一些ARM芯片在片内具有独立的SDRAM刷新控制逻辑，可方便地与SDRAM接口。但某些ARM芯片则没有SDRAM刷新控制逻辑，不能直接与SDRAM接口，在进行系统设计时应注意这一点。n目前常用的SDRAM为8位/16位的数据宽度，工作电压一般为3.3V。主要的生产厂商为HYUNDAI，Winbond等，同类型器件一般具有相同的电气特性和封装形式，可以通用。nS3C2410X与SDRAM存储器HY57V561620接口电路如图4.4.5所示。nHY57V561620存储容量为4组64M位，工作电压为3.3V，常见封装为TSOP-54，兼容LVTTL接口，支持自动刷新（Auto-Refres
47、h）和自刷新（Self-Refresh），16位数据宽度。HY57V561620引脚功能如表4.4.4所示。更多的内容请登录，查找资料“HY57V561620(L)T 4Banks x 4M x 16Bit Synchronous DRAM”。表4.4.4 HY57V561620引脚功能 引脚类型功能CLK输入时钟，芯片时钟输入。所有的输入中CLK的上升沿有效CKE输入时钟使能，片内时钟信号控制/CS输入片选。禁止或使能除CLK、CKE和DQM外的所有输入信号BAO，BA1输入组地址选择。用于片内4个组的选择A12A0输入地址总线。行地址：A12A0；列地址：A8A0/RAS输入行地址锁存。时
48、钟沿和/RAS有效时，锁存行地址，允许行的访问和改写/CAS输入列地址锁存。时钟沿和/CAS有效时，锁存列地址，允许列的访问/WE输入写使能。使能写信号和允许列改写，WE和/CAS有效时开始锁存数据LDQM，UDQM输入数据I/O屏蔽。在读模式下控制输出缓冲；在写模式下屏蔽输入数据DQ15DQ0输入/输出数据总线。数据输入/输出VDD/VSS电源地内部电路及输入缓冲器电源地VDDQ/VSSQ电源地输出缓冲器电源地NC空脚。未连接（引脚端19 nGCS0修改为nGCS6）图4.4.5 S3C2410X与SDRAM存储器HY57V561620的接口电路n根据系统需求，可构建16位或32位的SDRA
49、M存储器系统，但为充分发挥32位CPU的数据处理能力，本设计采用32位的SDRAM存储器系统。HY57V561620为16位数据宽度，单片容量为32MB，系统选用两片HY57V561620并联构建32位的SDRAM存储器系统，共64MB的SDRAM空间，可满足嵌入式操作系统及各种相对较复杂的算法的运行要求。与Flash存储器相比，SDRAM的控制信号较多，其连接电路也要相对复杂一些。n两片HY57V561620并联构建32位的SDRAM存储器系统，其中一片为高16位，另一片为低16位，可将两片HY57V561620作为一个整体配置到Bank6即将S3C2410X的nGCS6接至两片HY57V5
50、61620的/CS端。n高位HY57V561620的CLK端连接到S3C2410X的SCLK1端，低位HY57V561620的CLK端连接到S3C2410X的SCLK0端；n两片HY57V561620的CKE端连接到S3C2410X的SCKE端；n两片HY57V561620的/RAS、/CAS./WE端分别连接到S3C2410X的nSDRAS端、nSDCAS端、nDWE端；n两片HY57V561620的A12A0连接到S3C2410X的地址总线ADDR14ADDR2（A14A2）；n两片HY57V561620的BA1、BA0连接到S3C2410X的地址总线ADDR25（A25）、ADDR24（