《CH2 PLD硬件特性与编程技术(2).ppt》由会员分享，可在线阅读，更多相关《CH2 PLD硬件特性与编程技术(2).ppt（112页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术教学重点教学重点教学重点教学重点FPGAFPGA的工作原理的工作原理PLDPLD可可编编程原理程原理CPLDCPLD和和FPGAFPGA的工作原理的工作原理编编程与配置程与配置PLD硬件特性与编程技术硬件特性与编程技术教学难点教学难点教学难点教学难点YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PL
2、D硬件特性与编程技术硬件特性与编程技术一、什么是PLD？1什么是PLD？PLD：Programmable Logic Device，可编程逻辑器件定义定义定义定义是用户可自行定义其逻辑功能的一种专用集成电路（ASIC）。作作为为一一种种通通用用型型器器件件生生产产，但但其其逻逻辑辑功功能能由由用用户户通通过过器器件件编编程程自行自行设设定。定。PLDPLD是是一一种种数数字字集集成成电电路路的的半半成成品品，在在它它的的芯芯片片上上按按照照一一定定的的排排列列方方式式集集成成了了大大量量的的门门和和触触发发器器等等基基本本逻逻辑辑元元件件，使使用用者者可可以以利利用用某某种种开开发发工工具具对
3、对它它进进行行加加工工，等等于于把把片片内内的的元元件件连连接接起起来来，使使它它完完成成某某个个逻逻辑辑电电路路或或系系统统功功能能，成成为为一一个个可可以以在在实实际际电电子子系系统统中使用的中使用的专专用集成用集成电电路。路。PLD集中了通集中了通用型器件和用型器件和ASIC的优点！的优点！PLD硬件特性与编程技术硬件特性与编程技术2.1 概概 述述YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术2PLD的特点（1）编程方便：利利用用开开发发工
4、工具具，用用户户可可反反复复编编程程、擦擦除除，修修改设计方便改设计方便（2）集成度高：单片逻辑门数已达数十万门甚至上百万门（3）速度快（4）价格低（5）开发周期短：EDA开发工具齐全，设计人员在很短时间内可完成电路设计的输入、编译、仿真和编程，大大缩短了开发周期。PLD硬件特性与编程技术硬件特性与编程技术2.1 概概 述述YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.1 概概 述述二、可编程逻辑器件的
5、发展历程二、可编程逻辑器件的发展历程70年代年代80年代年代90年代年代PROM 和和PLA 器器件件PAL 器器件件GAL器器件件FPGA器器件件CPLD器器件件内嵌复杂内嵌复杂功能模块功能模块的的SoPCYANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术工艺线宽：由于生产工艺的发展，PLD集成电路的工艺线宽可达到0.35m（1997年），0.15 m（2001年），0.13 m（2002、2003年），0.1 m（2004年）；90nm（2005年
6、）；目前半导体公司正重点研发60nm工艺。集成度：在一块硅片上可集成上千万个以上逻辑门。速度：器件的速度指标，FPGA的门延时3ns，CPLD的系统速度180MHz。工艺手段：CMOS工艺在速度上超过双极型工艺，成为PLD的主要工艺手段。PLD硬件特性与编程技术硬件特性与编程技术2.1 概概 述述YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术三、三、EDAEDA技术与技术与PLDPLD的关系的关系PLDPLD的应用开发过程中贯穿着的应用开发过程中贯
7、穿着EDAEDA技术的应用技术的应用原始设计输入原始设计输入EDAEDA开发软件开发软件器件配置信息器件配置信息PLDPLD硬件设备硬件设备PLDPLD在在编编程程灵灵活活性性、容容量量与与速速度度等等方方面面达达到到了了相相当当高高的的水水平平，可可在在一一个个器器件件中中实实现现具具有有相相当当规规模模的的、完完整整、高高速速的的数数字字系系统。统。EDAEDA开开发发工工具具也也十十分分成成熟熟高高效效，可可使使用用HDLHDL语语言言、电电路路图图、波波形图等多种方法进行设计输入，并进行综合、仿真与编程。形图等多种方法进行设计输入，并进行综合、仿真与编程。PLDPLD广泛应用于广泛应用
8、于产品开发产品开发、原型设计原型设计、小批量生产小批量生产中。中。随随着着PLDPLD成成本本和和功功耗耗不不断断降降低低、性性能能大大幅幅度度提提高高，PLDPLD开始取代开始取代高端高端 ASICASIC、DSPDSP和和微处理器微处理器。PLD硬件特性与编程技术硬件特性与编程技术2.1 概概 述述YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.1 概概 述述四、可编程逻辑器件的分类四、可编程逻辑器件
9、的分类按集成度按集成度YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.1 概概 述述乘积项结构器件乘积项结构器件:其基本结构为其基本结构为”与与-或阵列或阵列”，大部分，大部分PLDPLD和和CPLDCPLD查找表结构器件：由简单的查找表组成可编程门，再构成阵查找表结构器件：由简单的查找表组成可编程门，再构成阵列形式，多数列形式，多数FPGAFPGA按结构来划分按结构来划分按编程工艺来划分按编程工艺来划分
10、熔丝型、反熔丝型、熔丝型、反熔丝型、EPROMEPROM型、型、EEPROMEEPROM型、型、SRAMSRAM型、型、FLASHFLASH型型YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.1 概概 述述与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项PLD主体主体输入输入电路电路输入信号输入信号互补互补输入输入输出输出电路电路输出函数输出函数反馈输入信号反馈输入信号可直接可直接输出输出也可反馈到输
11、入也可反馈到输入PLD组成结构基本如下：组成结构基本如下：组合输出组合输出时序输出时序输出YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理一、电路符号表示一、电路符号表示常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照 PLD具有较大的与或阵列，逻辑图具有较大的与或阵列，逻辑图的画法与传统的画法有所不同。的画法与传统的画法有所不同。YANGTZ
12、E NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理1.1.输入缓冲器表示方法输入缓冲器表示方法 PLD的互补缓冲器的互补缓冲器 PLD的互补输入的互补输入YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性
13、与编程技术2.2 低密度低密度PLD可编程原理可编程原理2.2.与门和或门的表示方法与门和或门的表示方法A B C DF2F2=B+C+DA B C DF1固定连接固定连接编程连接编程连接F1=ABCYANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PROM基本结构基本结构 PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理二、二、PROMYANGTZE NORMAL UNIVERSITYYANGTZE NORMA
14、L UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理PROM的逻辑阵列结构的逻辑阵列结构逻辑函数表示：逻辑函数表示：与固定、或编程与固定、或编程二、二、PROMYANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理用用
15、PROM完成半加器逻辑阵列完成半加器逻辑阵列YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理ABCBCA0 0 00 0 10 1 01 1 1全译码全译码 连接点编连接点编程时，需画程时，需画一个叉。一个叉。输入变量的增加，会引起输出变量按输入变量的增加，会引起输出变量按2的幂次增加的幂次增加。YANGTZE NORMAL UNIVERSITYYANGTZE N
16、ORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理对于大多数逻辑函数对于大多数逻辑函数对于大多数逻辑函数对于大多数逻辑函数而言，并不需要使用全部而言，并不需要使用全部而言，并不需要使用全部而言，并不需要使用全部最小项，造成浪费最小项，造成浪费最小项，造成浪费最小项，造成浪费YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件
17、特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理三、三、PLA与、或全编程与、或全编程PLA逻辑阵列示意图逻辑阵列示意图YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理三、三、PLAPLA与与 PROM的比较的比较 YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL
18、 UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术例：用例：用例：用例：用PLAPLA实现逻辑函数实现逻辑函数实现逻辑函数实现逻辑函数YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术用用PLA实现三八译码器实现三八译码器A2A1A00 0 0 只只 =0Y00 0 1 只只 =0Y11 1 1 只只 =0Y7输出输出三八译码器真值表三八译码器真值表A2 A1 A0Y0 Y1 Y7A2A
19、1A0A2A1A0YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理四、四、PAL（Programmable Array Logic）PAL结构结构PAL的常用表示的常用表示与编程、或固定与编程、或固定YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性
20、与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理PALPAL的基本结构的基本结构 PALPAL器器件件的的输输入入、输输出出结结构构以以及及输输入入、输输出出的的数数目目是是由由集集成成电电路路制制造造商商根根据据实实际际设设计计情情况况大大致致估估计计确确定定。PALPAL器器件件的的型型号号很很多多，它它的的典典型型输输出出结结构构通通常常有有四四种种，其其余余的的结结构构是是在在这这四四种种结结构构基础上变形而来。基础上变形而来。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVER
21、SITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理(1)专用输出基本门阵列结构I I 如输出采用或门，为高电平有效如输出采用或门，为高电平有效PAL器件。器件。若采用互补输出的或门，为互补输出器件。若采用互补输出的或门，为互补输出器件。一个输入一个输入 四个乘积项通过四个乘积项通过或非门低电平输出。或非门低电平输出。输入信号输入信号四个整积项四个整积项YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学
22、与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理(2)可编程可编程I/O输出结构输出结构两个输入，一个来自外部两个输入，一个来自外部I，另一来自反馈，另一来自反馈I/O。当最上面的乘积项为高电平时，三态门当最上面的乘积项为高电平时，三态门开通，开通，I/O可作为输出或反馈；乘积项为可作为输出或反馈；乘积项为低电平时，三态门关断，作为输入。低电平时，三态门关断，作为输入。8个乘积项个乘积项YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL U
23、NIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理(3)寄存器型输出结构：也称作时序结构寄存器型输出结构：也称作时序结构8个乘积项个乘积项 或门输出通过或门输出通过D触发器，在触发器，在CP的上升沿时到达输出。的上升沿时到达输出。触发器的触发器的Q端端通过三态缓冲器通过三态缓冲器送到输出引脚。送到输出引脚。触发器的反相端反馈回触发器的反相端反馈回与阵列，作为输入参与与阵列，作为输入参与更复杂的时序逻辑运算。更复杂的时序逻辑运算。CP和使能是和使能
24、是PAL的公共端。的公共端。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理(4)带异或门的寄存器型输出结构带异或门的寄存器型输出结构增加了一个异或门增加了一个异或门 把乘积项分割把乘积项分割成两个和项。成两个和项。两个和项异或之后，在时钟两个和项异或之后，在时钟上升沿到来时存入触发器内。上升沿到来时存入触发器内。有些有些PALPAL器件是由数个同一结构类型组成，
25、有的则是由不同器件是由数个同一结构类型组成，有的则是由不同类型结构混合组成。类型结构混合组成。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理一种一种PAL16V8的部分结构图的部分结构图YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬
26、件特性与编程技术例：例：Y=A B C，用，用PAL阵阵列实现该式。列实现该式。XACBYANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理 阵列容量较小，片内触发器资源不足阵列容量较小，片内触发器资源不足,不能适用于规模较大不能适用于规模较大的数字电路。的数字电路。输入、输出控制不够完善，限制了芯片硬件资源的利用率输入、输出控制不够完善，限制了芯片硬件资源的利用率和
27、它与外部电路连接的灵活性。和它与外部电路连接的灵活性。编程下载必须将芯片插入专用设备，使得编程不够方便，编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员设计人员 企盼提供一种更加直捷、不必拔插待编程芯片就可下企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。载的编程技术。简单可编程逻辑器件存在的问题简单可编程逻辑器件存在的问题YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术五、五、GALG
28、AL 采用采用E E2 2PROMPROM工艺和灵活的输出结构，有电擦写反复编程的特性。工艺和灵活的输出结构，有电擦写反复编程的特性。GALGAL的电路结构与的电路结构与PALPAL类似，由可编程的与逻辑阵列、固定类似，由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路组成，但的或逻辑阵列和输出电路组成，但GALGAL的输出端增设了可编程的输出端增设了可编程的的输出逻辑宏单元（的的输出逻辑宏单元（OLMCOLMC）。通过编程可将）。通过编程可将OLMCOLMC设置为不同设置为不同的工作状态，可实现的工作状态，可实现PALPAL的所有输出结构，产生组合、时序逻的所有输出结构，产生组合、时序逻辑电路
29、输出。辑电路输出。GALGAL器件型号定义和器件型号定义和PALPAL一样根据输入输出的数量来确定，一样根据输入输出的数量来确定，GAL16V8GAL16V8中的中的1616表示阵列的输入端数量，表示阵列的输入端数量，8 8表示输出端数量，表示输出端数量，V V则则表示输出形式可以改变的普通型。表示输出形式可以改变的普通型。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术PAL结构GAL结构适当地为适当地为O
30、LMC进行进行编程，编程，GAL就可以在就可以在功能上代替前面讨论功能上代替前面讨论过的过的PAL各种类型及各种类型及其派生类型。其派生类型。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术1.GAL1.GAL输出逻辑宏单元输出逻辑宏单元OLMCOLMC的组成的组成 输出逻辑宏单元输出逻辑宏单元OLMC 由或门、异或门、由或门、异或门、D触发器、多路选触发器、多路选择器择器MUX、时钟控制、使能控制和编程元件等组成，如下图：、时钟控制、使能控制和编程
31、元件等组成，如下图：组合输出组合输出时序输出时序输出YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理乘积项数据选乘积项数据选择器择器(2(2选选1)1)输出数据选择输出数据选择器器(2(2选选1)1)三态数据选择器三态数据选择器(4(4选选1)1)反馈数据选择反馈数据选择器器(4(4选选1)1)4 4个数据选择器：用不同的控制字实现不同的输出电路结构形式个数据选择
32、器：用不同的控制字实现不同的输出电路结构形式YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术2.OLMC2.OLMC的三种输出结构的三种输出结构寄存器输出结构寄存器输出结构寄存器模式组合双向输出结构寄存器模式组合双向输出结构寄存器模式寄存器模式CLK和和OE连接公共端。连接公共端。PLD硬件特性与编程技术硬件特性与编程技术YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电
33、子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术复合模式复合模式CLK和和OE可作为普通输入端可作为普通输入端PLD硬件特性与编程技术硬件特性与编程技术YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术简单模式简单模式专用输入模式专用输入模式专用组合输出模式专用组合输出模式PLD硬件特性与编程技术硬件特性与编程技术YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理
34、学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术可编程与阵列可编程与阵列固定或阵列固定或阵列一个共用时钟一个共用时钟CLK8个输入缓冲器个输入缓冲器8个个OLMC8个输出缓冲器个输出缓冲器8个反馈缓冲器个反馈缓冲器3.GAL16V83.GAL16V8的基本结构的基本结构YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术4 GAL4 GAL器件优点器件优点(1)有较高的通用性和灵活性：有较高的通用性和灵活性：它的每个逻辑宏单元它的每
35、个逻辑宏单元可以根据需要任意组态，既可实现组合电路，又可以根据需要任意组态，既可实现组合电路，又可实现时序电路。可实现时序电路。(2)100可可编编程程：GAL采采用用浮浮栅栅编编程程技技术术，使使与与阵阵列列以以及及逻逻辑辑宏宏单单元元可可以以反反复复编编程程，当当编编程程或或逻逻辑辑设设计计有有错错时时，可可以以擦擦除除重重新新编编程程、反反复复修修改改，直直到到得得到正确的结果，因到正确的结果，因 而每个芯片可而每个芯片可100编程。编程。PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理YANGTZE NORMAL UNIVERSITYYANGTZ
36、E NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术(4)高高性性能能的的E2COMS工工艺艺：GAL的的高高速速度度、低低功功耗，编程数据可保存耗，编程数据可保存20年以上。年以上。正正是是由由于于这这些些良良好好的的特特性性，使使GAL器器件件成成为为数数字字系统设计的初期理想器件。系统设计的初期理想器件。(3)100%可可测测试试：GAL的的宏宏单单元元接接成成时时序序状状态态，可可以以通通过过测测试试软软件件对对它它们们的的状状态态进进行行预预置置，从从而而可可以以随随意意将将电电路路置置于于某某一一状状态
37、态，以以缩缩短短测测试试过过程程，保保证证电路在编程以后，对编程结果电路在编程以后，对编程结果100可测。可测。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术5 GAL5 GAL器件缺点器件缺点u 时钟必须共用；时钟必须共用；u 或的乘积项最多只有或的乘积项最多只有8 8个；个；u GALGAL器器件件规规模模小小，达达不不到到单单片片内内集集成成一一个个数数字系统的要求；字系统的要求；u 尽尽管管GALGAL器器件件有有加加密密的的功功能能，但但
38、随随着着解解密密技技术术的的发发展展，对对于于这这种种阵阵列列规规模模小小的的可可编编程程逻逻辑辑器器件件解密已不是难题。解密已不是难题。PLD硬件特性与编程技术硬件特性与编程技术2.2 低密度低密度PLD可编程原理可编程原理YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术2.3 CPLD2.3 CPLD结构与工作原理结构与工作原理一、一、CPLD概述概述二、基本结构的二、基本结构的CPLD三、分区阵列结构的三、分区阵列结构的CPLD内容概要内容概要
39、YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术复杂复杂PLDPLD，根据器件互连结构、逻辑单元结构分为：，根据器件互连结构、逻辑单元结构分为：u CPLD（Complex Programmable Logic Device）u FPGA（Field Programmable Gates Array）CPLD：逻辑单元主要由“与或阵列”构成。该结构来自于典型的PAL、GAL器件的结构。采用EEPROM工艺。FPGAFPGA：逻辑单元主体为由静态存储器
40、（：逻辑单元主体为由静态存储器（SRAMSRAM）构成的函数发）构成的函数发生器，即查找表。通过查找表可实现逻辑函数功能。生器，即查找表。通过查找表可实现逻辑函数功能。一、一、CPLD概述概述YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术 将将整整个个器器件件划划分分为为若若干干个个区区域域，每每个个区区域域相相当当于于一一个个GALGAL，通过全局互连总线将各个区域连接起来。，通过全局互连总线将各个区域连接起来。CPLDCPLD可分为两大类：可分
41、为两大类：n n 基本结构的基本结构的基本结构的基本结构的CPLDCPLDCPLDCPLD 仍仍然然保保持持GALGAL的的特特点点，与与阵阵列列加加宏宏单单元元结结构构。主主要要是是规规模模扩扩大，其次在相邻乘积项的利用、触发器结构方面也有所改进。大，其次在相邻乘积项的利用、触发器结构方面也有所改进。n n 分区阵列结构的分区阵列结构的分区阵列结构的分区阵列结构的CPLDCPLDCPLDCPLDYANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术4.3
42、 CPLD4.3 CPLD结构与工作原理结构与工作原理二、基本结构的二、基本结构的CPLD逻辑图逻辑图共享相邻乘积项和结构共享相邻乘积项和结构每每个个逻逻辑辑单单元元中中含含有有两两个个或或项项输输出出，而而每每个个或或项项均均由由固固定定的的几几个个乘乘积积项项输输入入。每每个个或或项项输输出出均均可可连连接接到到相相邻邻的的连连接接单单元元，甚甚至至本本单单元元中中的的两两个个或或项项都都可可用用于相邻的两个逻辑单元。于相邻的两个逻辑单元。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章
43、PLD硬件特性与编程技术硬件特性与编程技术共享相邻乘积项和的结构&1从其他输入及反馈端来从其他输入及反馈端来&1宏单元宏单元n-1&1&1&1&至至n-1宏宏单元单元1至至n+1宏宏单元单元选通选通开关开关1宏单元宏单元n宏单元宏单元n+1返回返回YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术“隐埋隐埋”触发器结构触发器结构在在CPLD基基本本结结构构的的宏宏单单元元内内含含有有两两个个或或两两个个以以上上的的触触发发器器，其其中中只只有有一一个个
44、触触发发器器可可与与I/O引引出出端端相相连连，其其余余均均为为“隐隐埋埋”触触发发器器。它它们们不不与与I/O引引出出端端相相连连，但但有有自自己己的的内内部部输输入入信信号号，其其输输出出可可以以通通过过相相应应的的缓缓冲冲电路反馈到与阵列，构成较复杂的时序电路。电路反馈到与阵列，构成较复杂的时序电路。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术111C11Q1JRI/O输出选择输出选择反馈选择反馈选择极性选择极性选择结构选择结构选择输出使能
45、输出使能时钟时钟反馈到反馈到逻辑阵列逻辑阵列来自逻辑阵列来自逻辑阵列同步时钟同步时钟VCC触发器类型可编程结构触发器类型可编程结构通通过过对对输输出出触触发发器器编编程程，可可实实现现4种种不不同同类类型型的的触触发发器器结结构构，即即D、T、J-K和和R-S触发器。它们与逻辑宏单元相配置，可实现多种逻辑电路结构。触发器。它们与逻辑宏单元相配置，可实现多种逻辑电路结构。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术三、分区阵列结构的三、分区阵列结构
46、的CPLD小规模小规模PLD互联资源互联资源(a)(b)(c)CPLD三种全三种全局互联局互联结构示结构示意图意图分分区区阵阵列列结结构构，即即将将整整个个器器件件分分为为若若干干个个区区。有有的的区区包包含含若若干干个个I/OI/O端端、输输入入端端及及规规模模较较小小的的与与、或或阵阵列列和和宏宏单单元元，相相当当于于一一个个小小规规模模的的PLDPLD；有有的的区区只只是是完完成成某某些些特特定定的的逻逻辑辑功功能能。各各区之间可通过几种结构的区之间可通过几种结构的可编程全局互连总线可编程全局互连总线连接。连接。YANGTZE NORMAL UNIVERSITYYANGTZE NORMA
47、L UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术u通用互连阵列通用互连阵列UIMUIM结构结构u多阵列矩阵多阵列矩阵MAXMAX结构结构分区阵列结构有以下两种形式：分区阵列结构有以下两种形式：YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术通用互连阵列通用互连阵列UIM结构结构 （Universal Interconnect Matrix）UIMFFB输出输出FBI/O模块模块FB
48、FFBFBFB输出输出I/O模块模块快速输入快速输入UIMUIM结结构构中中含含有有快快速速 功功能能 模模块块FFBFFB和和高高集集成成度度功功能能模模块块FBFB。两两种种模模块块以以及及I/OI/O模模块块通通过过通通用用互互连连矩阵矩阵连接。连接。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术 FFB和和FB都都采采用用GAL型型结结构构。FFB适适用用于于快快速速编编（解解）码码和和高高速速时时序序逻逻辑辑电电路路；FB适适用用于于逻逻
49、辑辑功功能能复复杂杂且且对对时时序要求不高的场合及复杂的组合逻辑电路。序要求不高的场合及复杂的组合逻辑电路。采采用用通通用用互互连连矩矩阵阵UIMUIM进进行行器器件件内内部部逻逻辑辑连连接接，可可保保证所有连接路径延迟时间相同。证所有连接路径延迟时间相同。YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY物理学与电子工程学院物理学与电子工程学院第第2章章 PLD硬件特性与编程技术硬件特性与编程技术多阵列矩阵多阵列矩阵MAX结构（结构（Multiple Array Matrix）MAXMAX结结构构由由逻逻辑辑阵阵列列块块LABLAB（Logi
50、c Logic Array Array BlockBlock）、I/OI/O模模 块块 和和 可可 编编 程程 互互 连连 阵阵 列列 PIAPIA（Programmable Programmable Interconnect ArrayInterconnect Array）构成。）构成。每每1616个个宏宏单单元元组组成成一一组组，构构成成一一个个灵灵活活的的逻逻辑辑阵阵列列模模块块LABLAB。多多个个LABLAB通通过过可可编编程程互互连连阵阵列列PIAPIA和和全全局局总总线线相相连连。每每个个LABLAB还还与与相相应应的的I/OI/O控控制制模模块块相相连连，以以提提供供直直接的输