《集成电路设计3版图设计课件.ppt》由会员分享，可在线阅读，更多相关《集成电路设计3版图设计课件.ppt（69页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、集成电路课程设计第二章第二章 CMOS集成电路设计中的基本概念集成电路设计中的基本概念1、原理图、原理图2、版图、版图1/10/20232版图设计（物理层设计）版图设计（物理层设计）硅芯片上的电阻？电容？电感？晶体管？连线？硅芯片上的电阻？电容？电感？晶体管？连线？版图设计的重要性：版图设计的重要性：电路功能和性能的物理实现；电路功能和性能的物理实现；布局、布线方案决定着芯片正常工作、面积、速度；布局、布线方案决定着芯片正常工作、面积、速度；经验很重要。经验很重要。版版图图设设计计的的目目标标：实实现现电电路路正正确确物物理理连连接接，芯芯片片面面积积最最小，性能优化（连线总延迟最小）小，性能
2、优化（连线总延迟最小）版图设计包括：版图设计包括：基本元器件版图设计；基本元器件版图设计；布局和布线；布局和布线；版图检验与分析。版图检验与分析。1/10/20233N阱BBCMOS集成电路基本工艺流程P型衬底型衬底N阱阱700 mm1.2 mm200nm6.5nm0.35 mm薄氧薄氧有源区有源区 GS D G S Dcontactvia注：注：为形成反型层沟道，为形成反型层沟道，P衬底通常接电路的衬底通常接电路的最低电位最低电位(vss/gnd)。N阱通常接最高电位阱通常接最高电位（vdd）。）。P衬底N阱单poly工艺1/10/20234CMOS基本工艺中的层次P型衬底型衬底N阱阱导体：
3、导体：多晶硅、多晶硅、N+掺杂区、掺杂区、P+掺杂区、掺杂区、阱区；阱区；各金属层；各金属层；半导体：半导体：绝缘介质：绝缘介质：各介质层（氧化硅，氮化硅）；各介质层（氧化硅，氮化硅）；版图设计：充分利用各层特性来设计真实的元器件。1/10/20235硅芯片上的电子世界硅芯片上的电子世界-电电阻阻n电阻：具有稳定的导电能力（半导体、导体）；电阻：具有稳定的导电能力（半导体、导体）；薄膜电阻薄膜电阻硅片硅片厚度：百纳米厚度：百纳米宽度：微米宽度：微米n芯片上的电阻：薄膜电阻；芯片上的电阻：薄膜电阻；1/10/20236n能与CMOS工艺兼容的电阻主要有四种：扩散电阻、多晶硅电阻、阱电阻、MOS电
4、阻（1）多晶硅电阻 最常用，结构简单。在场氧（非薄氧区域）。P型衬底电阻的版图设计多晶硅电阻（poly）辅助标志层：res_dum为什么电阻要做在场氧区？1/10/20237P型衬底（2）扩散电阻在源漏扩散时形成，有N+扩散和P扩散电阻。在CMOS N阱工艺下，N+扩散电阻是做在PSUB上，P扩散是在N阱里。P型衬底N阱N+扩散电阻P+扩散电阻P+接地PN结反型隔离N+接电源PN结反型隔离1/10/20238P型衬底（3）阱电阻 阱电阻就是一N阱条，两头进行N+扩散以进行接触。N阱阱电阻（N-Well）1/10/20239（4）MOS电阻(有源电阻)利用MOS管的沟道电阻。所占的芯片面积要比其
5、他电阻小的多，但它是一个非线性的电阻（电阻大小与端电压有关）。栅极连接漏极，MOS管始终处于饱和区。IDSVTPVVGSIO(b)IDSVTNVVGSIO(a)DSG+-IVDVSGI+-1/10/202310电阻版图设计n比例电阻的版图结构需5K,10K,15K电阻，采用5K单位电阻：n各层阻值不同，且电阻有一各层阻值不同，且电阻有一定的温度和电压特性定的温度和电压特性n对称设计对称更好层次方阻（欧/方）金属60 mW/多晶硅几上千 W/N+/P+diffusion5 W/N-well1 kW/蛇形，meanderDummy resistor，匹配邻近效应1/10/2023111/10/20
6、2312硅片硅片几十微米几十微米硅芯片上的电子世界硅芯片上的电子世界-电容电容n电容：一对电极中间夹一层电介质的三明治结构；电容：一对电极中间夹一层电介质的三明治结构；n硅芯片上的薄膜电容：硅芯片上的薄膜电容：下电极：金属或多晶硅下电极：金属或多晶硅氧化硅电介质氧化硅电介质上电极：金属或多晶硅上电极：金属或多晶硅1/10/202313n两层导体夹一层绝缘体形成平板电容两层导体夹一层绝缘体形成平板电容金属金属-金属（多层金属工艺，金属（多层金属工艺，MIM）金属金属-多晶硅多晶硅多晶硅多晶硅-多晶硅（双层多晶硅工艺多晶硅（双层多晶硅工艺,PIP）金属金属-扩散区扩散区多晶硅多晶硅-扩散区扩散区P
7、N结电容结电容MOS电容电容:多晶硅栅极与沟道（源多晶硅栅极与沟道（源/漏极）漏极）1/10/202314比例电容的版图结构比例电容的版图结构P型衬底C2=8C1平板电容平板电容辅助标志层：cap_dum1/10/202315平板电容lMIM结构，使用顶层金属与其下一层金属；下极板与衬底的寄生电容小；下极板与衬底的寄生电容小；l电容区的下方不要走线；精度好；精度好；lPIP、MIP结构，传统结构；第n-1层金属MIM上电级第n层金属钝化层l常见结构：MIM,PIP,MIP；1/10/202316多层平板电容（MIM）增加单位面积电容；精度高，匹配性好；侧壁电容：单位面积电容值可比左边的大；精度
8、较高，匹配性较好；多层金属制作的平板电容和侧壁电容1/10/202317MOS电容n+n+p-type bodyWLtoxpolysilicongateVGVS利用栅氧电容；面积小；非线性；有极性。旁路电容。0 VTHVGSCGS强反型累积区1/10/202318硅芯片上的电子世界硅芯片上的电子世界-电感电感n电感：缠绕的线圈；电感：缠绕的线圈；n硅芯片上的薄膜电感：硅芯片上的薄膜电感：硅片硅片几十微米几十微米1/10/202319电感版图设计电感版图设计单匝线圈多匝螺旋型线圈 多匝直角型线圈 平面上的螺旋设计：直角螺旋电感的等效电路直角螺旋电感的等效电路（忽略电阻时）（忽略电阻时）耦合电容是
9、严重的寄生参量，高频下可能使电感呈容性。1/10/202320关键尺寸与剖面图D:边长/直径 diameterW:线条宽度 widthS:线条间隔spacing betweenN:匝数 number of turnsP-silicon SubstrateOxideViaM1M2M2M3WSDN 常采用顶层金属作为线圈，因为它的方阻最小；中心由下一层金属（或多晶硅）引出。1/10/202321硅芯片上的电子世界硅芯片上的电子世界晶体管晶体管n二级管：二级管：pn结结n硅芯片上的二极管：硅芯片上的二极管：P型衬底型衬底N阱阱1/10/202322nCMOS N阱工艺中二极管结构有两种，一是psub
10、-nwell，另一个是sp-nwell P型衬底N阱P+P+N+PNpsub-nwellDiode直接做在衬底上P型端为衬底电位(vss/gnd)P型衬底N阱N+N+P+NPsp-nwellDiode做在阱里1/10/202323硅芯片上的电子世界硅芯片上的电子世界晶体管晶体管n三级管：三级管：pnp，npnn硅芯片上的三极管：硅芯片上的三极管：.P型衬底型衬底N阱阱P+P+N+1/10/202324P型衬底三极管的设计PNPN阱薄氧P+P+N+CMOS工艺下可以做双极晶体管。以N阱工艺为例说明PNP,NPN如何形成。VPNP垂直PNP注：注：由于由于P衬底接最低电位衬底接最低电位vss/gn
11、d因此，因此，VPNP集电极也必须接集电极也必须接vss/gnd。CBE1/10/202325三极管的设计LPNP横向PNP1/10/202326P型衬底三极管的设计NPNN阱薄氧N+N+P+在基本N阱CMOS工艺的基础上再加一道工序，即在源漏扩散前加一掺杂的P型扩散层BP，就可以制作纵向NPN管，即VNPN。BPCBEVNPN垂直NPN1/10/202327硅芯片上的电子世界硅芯片上的电子世界MOS管管nMOS管：金属氧化物半导体管：金属氧化物半导体n硅芯片上的硅芯片上的MOS管：管：几十到几百纳米几十到几百纳米栅栅源源漏漏基基1/10/202328CMOS的设计注：注：为形成反型层沟道，为
12、形成反型层沟道，P衬底通常接电路的最低电位衬底通常接电路的最低电位(vss/gnd)。N阱通常接最高电位（阱通常接最高电位（vdd）。）。P衬底衬底栅极栅极漏极漏极源极源极基极基极栅极栅极nmos漏极漏极源极源极基极基极pmos1/10/202329硅芯片上的电子世界硅芯片上的电子世界引线引线n引线：良好导电的线；引线：良好导电的线；n硅芯片上的导线：铝或铜薄膜；硅芯片上的导线：铝或铜薄膜；多晶硅薄膜。多晶硅薄膜。1/10/202330硅芯片上的电子世界硅芯片上的电子世界引线引线n引线：良好导电的线；引线：良好导电的线；n硅芯片上的导线：铝或铜薄膜；硅芯片上的导线：铝或铜薄膜；N阱阱P衬底衬底
13、淀积介质层淀积介质层开接触孔开接触孔淀积第一层金属淀积第一层金属1/10/202331硅芯片上的电子世界硅芯片上的电子世界引线引线n硅芯片上的导线：铝或铜薄膜；硅芯片上的导线：铝或铜薄膜；N阱阱P衬底衬底淀积介质层淀积介质层开过孔开过孔淀积第二层金属淀积第二层金属1/10/202332版图：描述电子元件以及引线的形状、位置n层次化；层次化；n方块图形；方块图形；n与芯片加工工艺密切相关；与芯片加工工艺密切相关；n芯片加工厂只需要版图文件，不需要任何电路原理图文件。芯片加工厂只需要版图文件，不需要任何电路原理图文件。1/10/202333如下的电路版图设计，每层的版图图形？如下的电路版图设计，每
14、层的版图图形？CMOS标准工艺的主要层次与掩膜版N阱P衬底1/10/202334P衬底N阱Mask 1 Nwell1/10/202335P衬底N阱Mask 1 Nwell1/10/202336N阱阱P衬底衬底二氧化硅二氧化硅隔离隔离Mask 2 Oxide1/10/202337N阱阱P衬底衬底二氧化硅二氧化硅隔离隔离Mask 2 Oxide1/10/202338N阱阱P衬底衬底MOS器件的栅极器件的栅极栅极电介质层栅极电介质层Mask 3 PolyG1/10/202339N阱阱P衬底衬底MOS器件的栅极器件的栅极栅极电介质层栅极电介质层Mask 3 PolyG1/10/202340N阱P衬底N
15、+Mask 4 nplusN+N+1/10/202341N阱P衬底N+Mask 4 nplusN+N+1/10/202342N阱P衬底P+N+漏极源极基极栅极Mask 5 pplusN+1/10/202343N阱P衬底P+N+漏极源极基极栅极Mask 5 pplusN+1/10/202344N阱P衬底Mask 6 contact1/10/202345N阱P衬底Mask 6 contact1/10/202346N阱P衬底Mask 7 met11/10/202347N阱P衬底Mask 7 met11/10/202348N阱P衬底Mask 8 via11/10/202349N阱P衬底Mask 8 v
16、ia11/10/202350N阱阱P衬底衬底Mask 9 met21/10/202351N阱阱P衬底衬底Mask 9 met21/10/202352Mask 10 pad钝化层钝化层开焊盘孔开焊盘孔1/10/202353Mask 10 pad钝化层钝化层1/10/202354版图设计n电子设计+绘图艺术n仔细设计，确保质量1/10/202355MOS管的版图设计沟道长沟道长沟道宽沟道宽 当多晶硅穿过有源区时，就形成了一个管子。在图中当当多晶硅穿过有源区时，就形成了一个管子。在图中当多晶硅穿过多晶硅穿过N型有源区时，形成型有源区时，形成NMOS，当多晶硅穿过，当多晶硅穿过P型有型有源区时，形成源
17、区时，形成PMOS。1/10/202356MOS管的版图设计管的版图设计N型有源区：型有源区：P型有源区：型有源区：薄氧区薄氧区(oxide,TO,active)+N扩散区扩散区(Nimp，Ndiff)薄氧区薄氧区+P扩散区扩散区(Pimp，Pdiff)+N阱阱(Nwell)当多晶硅穿过有源区时，就形成了一个管子。在图中当当多晶硅穿过有源区时，就形成了一个管子。在图中当多晶硅穿过多晶硅穿过N型有源区时，形成型有源区时，形成NMOS，当多晶硅穿过，当多晶硅穿过P型有型有源区时，形成源区时，形成PMOS。1/10/202357n大尺寸大尺寸MOS管的版图设计管的版图设计 大尺寸大尺寸MOS管用于提
18、供管用于提供大电流或大功率大电流或大功率的的输出，在集成电路的设计中使用非常广泛。输出，在集成电路的设计中使用非常广泛。它们的版图一般采用它们的版图一般采用并联晶体管并联晶体管结构。结构。3um0.6um管子沟道长：管子沟道长：沟道宽：沟道宽：0.6um9um管子沟道长：管子沟道长：沟道宽：沟道宽：0.6um12um1/10/202358一个宽沟一个宽沟道的道的MOS两个短沟两个短沟道的道的MOS折叠折叠简单的充分接触的MOS寄生电容减小1/2寄生电阻RG减小到1/41/10/202359漏区电容最小的“O”型晶体管1/10/202360灵活的版面设计1/10/202361看版图画原理图：看版
19、图画原理图：N WellInOutVDDGNDInOutvddgnd倒相器倒相器1/10/202362大宽长比的非门1/10/202363OutAOutVDDGNDBAvddgndOut BvddPMOS并联NMOS串联Out=A B共用有源区1/10/202364VDDGNDAgnd BvddgndOutOut=A B1/10/202365X=C (A+B)CABvddgndXvddABXCgnd1/10/202366看下图，它是什么器件，关键尺寸是多少？多晶硅多晶硅薄氧薄氧4um25umN+金属金属1/10/202367多晶硅跨过N扩散区，所以它是NMOS;多晶硅多晶硅薄氧薄氧4um25u
20、mN+沟道长：沟道宽：金属金属（电流从漏到源经过的沟道长度）（垂直于沟道的扩散区宽度/电流通道的宽度）DS125um4um1/10/202368MOS管的版图布局管的版图布局n在版图布局中必须考虑器件分布方式对电路在版图布局中必须考虑器件分布方式对电路性能的影响，通常尽量对称布局。性能的影响，通常尽量对称布局。n器件个体或匹配体的版图设计问题器件个体或匹配体的版图设计问题:需考虑需考虑形形状、方向、连接状、方向、连接以及匹配器件在以及匹配器件在相对位置、相对位置、方向方向等方面的问题。尽量通过版图设计避免等方面的问题。尽量通过版图设计避免或减小工艺过程中引起的失配或或减小工艺过程中引起的失配或/和误差。和误差。n采用采用小而多的接触孔小而多的接触孔，并且接触孔单元尽可，并且接触孔单元尽可能覆盖沟道宽度。能覆盖沟道宽度。1/10/202369