《【教学课件】第3章计算机的基本器件.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第3章计算机的基本器件.ppt（64页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第3章章 计算机的基本器件计算机的基本器件目目 录录3.1 3.1 逻辑逻辑代数与代数与逻辑电逻辑电路路 3.2 3.2 组合逻辑电路组合逻辑电路3.3 3.3 时序逻辑电路时序逻辑电路3.4 3.4 总线缓冲器和总线控制器总线缓冲器和总线控制器3.5 3.5 时钟发生器时钟发生器3.1 3.1 逻辑逻辑代数与代数与逻辑电逻辑电路路3.1.1 3.1.1 逻辑代数逻辑代数3.1.2 3.1.2 基本逻辑电路基本逻辑电路 逻逻辑辑代代数数是是对对二二值值变变量量进进行行逻逻辑辑运运算算的的代代数数，可可以以对对所所计计算算的的量量进进行行“或或”、“与与”、“非非”等等逻逻辑辑运运算算，它它是
2、是形形式式逻逻辑辑的的一一个个分分支支，是是由由英英国国数数学学家家、逻逻辑辑学学家家乔乔治治布布尔尔建建立立和和发发展展起起来来的的，所所 以以 常常 称称 为为“布布 尔尔 代代 数数”（Boolean Boolean algebraalgebra）。）。3.1.1 3.1.1 逻辑代数逻辑代数逻辑变量与逻辑函数逻辑变量与逻辑函数 逻辑变量逻辑变量 逻逻辑辑代代数数的的变变量量简简称称为为逻逻辑辑变变量量，它它是是赋赋以以逻逻辑辑属属性性值值真真或或假假的的变变量量。逻逻辑辑代代数数是是一一种种二二值值代代数数，逻逻辑辑变变量量只只有有0 0、1 1两两种种取取值值。只只有有三三种种最最基
3、基本本的的运运算算，即即逻逻辑辑加加（“或或”运运算算）、逻逻辑辑乘乘（“与与”运运算算）及及逻逻辑辑非非（“非非”运运算算），逻逻辑辑代数中的一切其它运算都由这三种运算构成。代数中的一切其它运算都由这三种运算构成。3.1.1 3.1.1 逻辑代数逻辑代数逻逻辑辑加加又又叫叫“或或”逻逻辑辑运运算算，运运算算符符号号是是“+”“+”或或“”“”。其其运运算算规规则则是是，只只要要A A、B B、C C中中任任一一为为“1”“1”时时，其其“或或”的的结结果果F F就就为为“1”“1”，只只有有当当A A、B B、C C都为都为“0”“0”，其结果，其结果F F才为才为“0”“0”。F F AB
4、CABCA AB BC+C+（字母字母A A、B B、C C等表示逻辑变量）等表示逻辑变量）逻辑加逻辑加 逻逻辑辑乘乘又又叫叫“与与”逻逻辑辑运运算算，运运算算符符号号是是“”“”或或“”“”。其其运运算算规规则则是是，只只有有当当A A、B B、C C均均为为“1”“1”时时，其其“与与”的的结结果果F F才才为为“1”“1”，否否则为则为“0”“0”。F F ABCABCABC ABC（字母字母A A、B B、C C等表示逻辑变量）等表示逻辑变量）逻辑逻辑乘乘逻逻辑辑非非也也叫叫“非非”运运算算，又又叫叫逻逻辑辑求求反反，运运算算符符号号为为“”“”。“非非”运运算算的的运运算算规规则则是
5、是，当当A A为为“1”“1”时时，即即为为“0”“0”；当当A A为为“0”“0”时时，为为“1”“1”F F （字母字母A A表示逻辑变量）表示逻辑变量）逻辑非逻辑非逻辑变量与逻辑函数逻辑变量与逻辑函数 逻辑函数逻辑函数 逻逻辑辑代代数数中中的的函函数数简简称称为为逻逻辑辑函函数数，它它是是描描述述逻辑变量关系的函数。逻辑变量关系的函数。逻逻辑辑函函数数也也是是一一种种变变量量，这这种种变变量量随随其其它它变变量量的变化而改变，逻辑函数可表示为的变化而改变，逻辑函数可表示为F=f(AF=f(A1 1,A,A2 2,A,Ai i,A,An n)在在逻逻辑辑代代数数中中，表表示示逻逻辑辑函函数
6、数的的方方法法有有三三种种：逻逻辑辑表达式、真值表和卡诺图。表达式、真值表和卡诺图。3.1.1 3.1.1 逻辑代数逻辑代数 逻逻辑辑表表达达式式是是用用公公式式表表示示的的函函数数与与变变量量之之间间关关系系的的一一种种方方法法。例例如如，有有两两个个逻逻辑辑变变量量A A和和B B，当当它它们们的的取取值值相相异异时时，函函数数F F的的值值为为1 1，否否则则为为0 0。对于这样一种函数关系，它的逻辑表达式为：对于这样一种函数关系，它的逻辑表达式为：F=f(A,B)=F=f(A,B)=逻辑表达式逻辑表达式 真真值值表表则则是是用用表表格格表表示示函函数数与与变变量量关关系系的的一一种种方
7、法。方法。真值表真值表基本的逻辑关系式基本的逻辑关系式 “或或”逻辑逻辑功能定义为：功能定义为：逻辑表达式为：逻辑表达式为：F=A+B F=A+B （有时也写成有时也写成F=AVBF=AVB）3.1.1 3.1.1 逻辑代数逻辑代数基本的逻辑关系式基本的逻辑关系式 “与与”逻辑逻辑功能定义为：功能定义为：逻辑表达式为：逻辑表达式为：F=AB F=AB（有时也写成有时也写成F=AF=A B B）3.1.1 3.1.1 逻辑代数逻辑代数基本的逻辑关系式基本的逻辑关系式 “非非 ”逻辑逻辑功能定义为：功能定义为：逻辑表达式为：逻辑表达式为：3.1.1 3.1.1 逻辑代数逻辑代数逻辑代数的基本公式和
8、常用公式逻辑代数的基本公式和常用公式 （参看教材（参看教材P57P57P58P58）3.1.1 3.1.1 逻辑代数逻辑代数逻辑表达式的化简逻辑表达式的化简 一一个个逻逻辑辑函函数数可可以以有有多多种种不不同同的的表表达达式式，实实现现这这些些表表达达式式的的逻逻辑辑线线路路也也有有许许多多种种。为为了了使使逻逻辑辑设设计计简简单单，尽尽量量少少使使用用元元件件，把把电电路路设设计计得得更更合合理理，一一般般都都要要把把逻逻辑辑表表达达式式进进行化简。行化简。3.1.1 3.1.1 逻辑代数逻辑代数 合并项法合并项法 吸收法吸收法 配项法配项法 消去法消去法 （参考教材中的例子）（参考教材中的
9、例子）逻辑表达式化简的方法逻辑表达式化简的方法 真值表是用来描述逻辑函数的值与它的逻辑变量之间关系的表格。逻辑表达式是用逻辑运算符把逻辑变量连接在一起表示某种逻辑关系的表达式。如上面逻辑表达式化简的例子。逻辑图是根据逻辑表达式用线段把逻辑符号连接起来，实现逻辑表达式功能的图。对于一个函数来说，用来表述它的逻辑表达式并不是惟一的，因而实现该函数的逻辑图也不是惟一的，只有它们的真值表是惟一的。对于用不同逻辑表达式或不同逻辑图表示的函数可以用真值表来证明它们所表示的逻辑关系是否相同。真值表、逻辑表达式和逻辑图真值表、逻辑表达式和逻辑图 逻辑电路和逻辑器件的概念逻辑电路和逻辑器件的概念 逻辑电路：实现
10、逻辑函数的电路逻辑电路：实现逻辑函数的电路 逻逻辑辑器器件件：利利用用逻逻辑辑电电路路做做成成的的计计算算机机系系统统中中常用的器件常用的器件 计计算算机机中中常常用用的的逻逻辑辑器器件件分分为为组组合合逻逻辑辑器器件件和和时序逻辑器件两大类。时序逻辑器件两大类。3.1.2 3.1.2 基本逻辑电路基本逻辑电路 组组合合逻逻辑辑器器件件：如如果果该该器器件件的的输输出出状状态态仅仅和和当当时时的的输输入入状状态态有有关关，而而与与过过去去的的输输入入状状态态无无关关，称称为为组组合合逻逻辑辑器器件件，常常用用的的组组合合逻逻辑辑器器件件有有加加法法器器、算算术术逻逻辑辑运运算算单元、译码器、数
11、据选择器等；单元、译码器、数据选择器等；时时序序逻逻辑辑器器件件：如如果果逻逻辑辑器器件件的的输输出出状状态态不不但但和和当当时时的的输输入入状状态态有有关关，而而且且还还和和电电路路在在此此以以前前的的输输入入状状态态有有关关，称称该该器器件件为为时时序序逻逻辑辑器器件件，时时序序电电路路内内必必须须包包含含能能存存储储信信息息的的记记忆忆元元件件触触发发器器，它它是是构构成成时时序序逻逻辑辑电电路路的的基基本本电电路路。常常用用的的时时序序逻逻辑辑器器件件有有寄寄存存器器、计计数数器等器等 。3.1.2 3.1.2 基本逻辑电路基本逻辑电路基本逻辑电路基本逻辑电路 “与与”、“或或”、“非
12、非”三三种种基基本本逻逻辑辑运运算算的的电电路路是是三三种种基基本本逻逻辑辑门门：“与与”门门、“或或”门门、“非非”门门（反反相相门门）。把把这这三三种种基基本本逻逻辑辑门门串串联联组组合合起起来来，可可形形成成实实现现“与与非非”、“或或非非”、“与与或或非非”、“异异或或”、“同同或或”等等功功能能的的与与非非门门、或非门、与或非门、异或门、同或门（异或非门）。或非门、与或非门、异或门、同或门（异或非门）。3.1.2 3.1.2 基本逻辑电路基本逻辑电路 各种逻辑门的图形符号各种逻辑门的图形符号 3.1.2 3.1.2 基本逻辑电路基本逻辑电路根根据据逻逻辑辑运运算算的的规规则则：“先先
13、进进行行与与操操作作，后后反反相相”或或“先先反反相，后进行或操作相，后进行或操作”是等价的。是等价的。因此在数字电路中与非门和或非门常表示成下图所示的符号正逻辑与负逻辑正逻辑与负逻辑正逻辑：正逻辑：指定逻辑电路中高电平为“1”，低电平为“0”，称为正逻辑。负逻辑：负逻辑：指定逻辑电路中低电平为“1”，高电平为“0”，称为负逻辑。比如有某个逻辑电路，它具有下图所示的功能表，那么对正逻辑而言，它是个与非门，而对负逻辑来讲，它则是个或非门。也就是说，正逻辑的与非门就是负逻辑的或非门。3.2 3.2 组合逻辑电路组合逻辑电路 逻辑电路中输出状态只与当时的输入状态有关，而与过去的输入状态无关，这种逻辑
14、电路称为组合逻辑电路。本节介绍计算机中常用的组合逻辑电路：加法器、算术逻辑单元、译码器和数据选择器。3.2 3.2 组合逻辑电路组合逻辑电路3.2.1 加法器加法器3.2.2 算术逻辑单元算术逻辑单元3.2.3 译码器译码器3.2.4 数据选择器数据选择器 3.2.1 3.2.1 加法器加法器有两种加法部件：半加器和全加器。半加器:不考虑低位进位输入，两数码Ai、Bi相加的电路，Ci为向高位的进位。它的功能表、符号和逻辑图如下。用一个异或门和一个与门就可以构成一个半加器。其逻辑关系是：Si=AiBi Ci=AiBi 全加器是考虑低位进位输入全加器是考虑低位进位输入C Ci-1i-1的加法器的加
15、法器其功能表、符号和逻辑图如下：全加器全加器 从全加器的逻辑图中可以看出，一个全加器可由一个或门、两个异或门和三个与门组成，也可由两个半加器来形成。其逻辑关系为：SI=AIBICI-1 CI=AIBI+BICI-1+AICI-1全加器全加器3.n3.n位加法器位加法器4位串行进位加法器的逻辑图如下。n位串行进位加法器的加法时间较长，各位间的进位是串行传送的，高位全加必须等低位进位来到后才能进行，加法时间与位数有关。3.2.2 3.2.2 算术逻辑单元算术逻辑单元 算术逻辑单元简称ALU，是一种功能较强的组合逻辑电路，是计算机的运算器中都不可缺少的重要组成部件。ALU能进行多种算术运算和逻辑运算
16、。ALU的基本逻辑结构是超前进位加法器，它是通过改变超前进位加法器的进位发生输出和进位传送输出来获得多种运算能力的。有关ALU的功能在第四章中再介绍。3.2.3 3.2.3 译码器译码器 译译码码器器：是具有多个输入端和多个输出端的器件。当输入端加上某一组合信号时，对应这一组合信号的若干个输出端便有信号输出，也就是说，译码器是把输入的一种格式的代码信号译成另一种格式的信号，以实现代码所要求的操作的器件。根据使用方式的不同，译码器又称编码器或换码器。译码器也是计算机中不可缺少的器件，主要用在控制器里的指令分析，存储器里的地址选择上。3.2.3 3.2.3 译码器译码器1.译码电路的设计译码电路的
17、设计以设计3-8译码电路为例。要求根据输入的3位二进制数编码来选择8个输出端中的哪一个有效。设计步骤如下：确定输入输出变量。设3个输入变量为x2x1x0，8个输出变量为y7y6y5y4y3y2y1y0。给出真值表。真值表如下页所示。根据真值表画出逻辑电路图。3-8译码器逻辑电路图 典型的译码器芯片典型的译码器芯片74LS138是一种常用的3-8译码器。其引脚图(a)和电路图(b)如下。当G1端为“0”或G2端为“1”时，译码器此时输出的组合信号为全“1”。3.2.4 3.2.4 数据选择器数据选择器 数据选择器MUX(Multiplexor/Selector)又称多路开关，是以“与或门”或“与
18、或非门”为主的电路。它的作用是在选择信号的作用下，从多个输入通道中选择一个通道的数据作为输出。3.2.4 3.2.4 数据选择器数据选择器右图是4选1MUX的逻辑符号和功能表。有4个数据输入端A、B、C、D，输出端为Z(或)，S1、S0为数据选择端。该电路的逻辑函数为：该电路的逻辑函数为：3.3 3.3 时序逻辑电路时序逻辑电路 逻辑电路中输出状态不但和当时的输入状态有关，而且还与电路在此以前的输入状态有关，这种逻辑电路称为时序逻辑电路。时序逻辑电路中必须要有能存储信息的记忆元件触发器。本节先介绍触发器，接着介绍计算机中常用的时序逻辑电路寄存器和计数器。3.3 3.3 时序逻辑电路时序逻辑电路
19、3.3.1 触发器触发器3.3.2 寄存器寄存器3.3.3 计数器计数器3.3.1 3.3.1 触发器触发器 触触发发器器(flip-flop)是一种能记忆机器以前输入状态的存放二进制代码的单元电路，是构成计算机硬件系统中各种时序逻辑电路的基本电路。分类分类：按按时时钟钟控控制制方方式式来来分分，有电位触发、边沿触发、主-从触发等方式的触发器；按功能来分，按功能来分，有R-S型、D型、J-K型等触发器。由与非门组成的触发器，其置1和置0都要0电平触发，当R R=0，S S=1时，Q Q为高电平，Q Q为低电平，称为0状态。R R=1，S S=0时，Q为高电平，Q Q为低电平，称为1状态。R R
20、=1，S S=1时，触发器保持原状态不变。R R=0，S S=0时，触发器状态不定。一般在正常工作时，不允许出现这种状态。1.1.R-SR-S基本触发器基本触发器 R-S同步触发器的翻转是在同步时钟（在CP端输入）的作用下同步地进行的。可由R-S基本触发器构成。图中表示，R为置0端，S为置1端，CP为时钟脉冲。Q(t)称为触发器的原态，Q(t+1)为触发器的次态。2.R-S2.R-S同步触发器同步触发器3.D3.D触发器触发器 D触发器又称数据触发器。主要用来存放数据。D触发器的逻辑符号和真值表如下。图中RD为置0端，SD为置1端(RDSD也称异步输入端)，D为同步输入端。触发器的状态由时钟脉
21、冲到来时(前沿)D端的状态决定，当D=1时，触发器置1，当D=0时，触发器置0。这与触发器的原状态无关。4.J-K4.J-K触发器触发器其逻辑符号和真值表如下：RD为置0端，SD为置1端，K为同步置0输入端，J为同步置1输入端。当J=0，K=0时，CP脉冲不改变触发器的状态；当J=0，K=1时，CP脉冲使触发器置0；当J=1，K=0时，CP脉冲使触发器置1；当J=1，K=1时，CP脉冲使触发器翻转。3.3.2 3.3.2 寄存器寄存器 寄寄存存器器：就是计算机中用来暂时存放数据代码的器件，它可以接受需要寄存的代码，也可以将寄存的代码送出去。寄存器是由触发器和一些控制门构成的，一个触发器可以寄存
22、一位二进制代码，如果一个二进制数由n位组成，那么就需要有n个触发器排列起来组成一个寄存器。3.3.2 3.3.2 寄存器寄存器 下下图是由正沿触发的D触发器组成的4位寄存器，在CP脉冲正沿作用下，外部数据才能进入寄存器。几种常见寄存器的组成结构几种常见寄存器的组成结构串行寄存器串行寄存器在串行寄存器中每来一个同步脉冲CK，其内容就向QD方向移一位。并并行行寄寄存存器器：当时钟脉冲CP到来时，各触发器的输入端的数据可以被锁定至输出端以备输出的寄存器。几种常见寄存器的组成结构几种常见寄存器的组成结构 芯片74LS373是一种典型的并行寄存器，该芯片内含8个独立的D型触发器，故称作8D锁存器。锁存即
23、保存数据不变的意思。移位寄存器移位寄存器n位位移移位位寄寄存存器器由由n个个D型型触触发发器器级级联联组组成成。电电路路一一般按以下顺序进行工作般按以下顺序进行工作。复复位位：在输入端R0将负脉冲作用于D型触发器的直接复位端RD，使触发器复位。触发器的输出Q1=Q2=Q3=Qn=0置置入入数数据据：将输入的串行数据逐位送至DIN端，在时钟脉冲CP的作用下，顺次输入到D型触发器中，若DIN=1，则CP脉冲将使触发器FF1置位，否则将使FF1复位，即输入数据通过CP的作用寄存在D型触发器中。移位寄存器移位寄存器数数据据移移位位：每个上游D触发器的输出，都与下游相邻的D触发器数据输入端D相接，因此，
24、在移位的时钟脉冲CP的作用下，寄存器中的数据将向下游的D触发器移动，移动的位数与输入的时钟脉冲数一致。数数据据输输出出：D触发器的各输出端Q，直接将移位寄存器内的数据并行输出。上述工作过程是将串行的数据移位后并行输出。对于二进制数左移一次，相当乘2。移位寄存器也可将并行数据通过移位转换成串行输出。若将输入逻辑稍加变动，可用于双向移位(左移或右移)，即移位寄存器既可用于乘法运算，又可用于除法运算。3.3.3 3.3.3 计数器计数器 计数器是指能对输入信号进行加或减运算的装置，是由触发器和控制门所组成的基本逻辑部件。计数器在计算机中的主要用途是累计脉冲数目、定时或作分频器使用。3.3.3 3.3
25、.3 计数器计数器计数器的型式：1.按构成计数器的触发器的翻转次序分类，可分为“异步计数器”和“同步计数器”。2.按计数过程中计数器中数字的增减来分类，可分为“加法计数器”、“减法计数器”和“可逆计数器”（“加减计数器”）。3.按计数器中数字的编码方式来分类，可分为“二进制计数器”和“十进制计数器”。4位异步二进制加法计数器电路:图示的D触发器是在时钟信号CP上升沿触发的，用作计数时，每一级触发器的D和Q相连，低位的Q与高位的CP端相连。以以4 4位异步二进制加法计数器为例位异步二进制加法计数器为例来说明计数器的工作过程。来说明计数器的工作过程。其工作过程如下其工作过程如下 开始计数前，先在R
26、0端输入负脉冲，使Q3、Q2、Q1、Q0为0、0、0、0，第一个计数信号CP到来时，Q0翻转为“1”，而Q Q0 0从“1”变为“0”，为负跳变，不触发下一级翻转。第二个计数信号CP到来时，Q0又翻转为“0”，而Q Q0 0从“0”变为“1”，为正跳变，并触发下一级Q1翻转为“1”。依次下去。当第十六个计数信号CP到来时，Q3、Q2、Q1、Q0都变为0、0、0、0，同时向下一级计数器（高一位）送出进位信号。3.4 3.4 总线缓冲器和总线控制器总线缓冲器和总线控制器3.4.1 3.4.1 总线缓冲器总线缓冲器3.4.2 3.4.2 总线控制器总线控制器 3.4.1 3.4.1 总线缓冲器总线缓
27、冲器 在总线传输中起数据暂存缓冲的作用。其典型芯片有74LS244和74LS245。74LS244这是一种8位三态缓冲器，可用来进行总线的单向传输控制。其电路图和引脚图表示于图3-18中。74LS245这是一种8位的双向传输的三态缓冲器，可用来进行总线的双向传输控制，所以也称总线收发器。其电路图和引脚图表示于图3-19中。图3-18 74LS244的电路和引脚图图3-19 74LS245的电路和引脚图3.4.2 3.4.2 总线控制器总线控制器总线控制器是进行总线数据传输控制的器件。8288总线控制器是计算机系统中常用的总线控制器。图3-20 8288总线控制器逻辑图第 3 章 结 束The EndThe End谢谢！谢谢！