【教学课件】第6章存储系统.ppt

《【教学课件】第6章存储系统.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第6章存储系统.ppt（71页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第第6章章存储系统计算机教学实验中心计算机教学实验中心1主要内容n微型机存储系统的概念和体系结构微型机存储系统的概念和体系结构n存储器的分类及其特点存储器的分类及其特点n半导体存储芯片的外部特性及其与系统的连接半导体存储芯片的外部特性及其与系统的连接n存储器管理技术存储器管理技术n高速缓存的一般概念高速缓存的一般概念26.1 6.1 概述n存储系统存储系统n存储器的分类及主要技术指标存储器的分类及主要技术指标3微型机的存储系统n将两个或两个以上速度、容量和价格各不相将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的同的存储器用硬件、软件或软硬件相结合的方法连接起来就构

2、成存储系统。方法连接起来就构成存储系统。n系统的存储速度接近较快的存储器，容量接系统的存储速度接近较快的存储器，容量接近较大的存储器。近较大的存储器。4微型计算机系统Cache存储系统存储系统主存储器主存储器高速缓冲存储器高速缓冲存储器虚拟存储系统虚拟存储系统主存储器主存储器磁盘存储器磁盘存储器5存储系统的层次结构由上至下容量越来越大，速度越来越慢，价格越来越低由上至下容量越来越大，速度越来越慢，价格越来越低 通用寄存器堆及通用寄存器堆及 指令、数据缓冲栈指令、数据缓冲栈 高速缓存高速缓存 主存储器主存储器 联机外存储器联机外存储器 脱机外存储器脱机外存储器6存储系统的主要技术指标n存储容量（

3、存储容量（S）n单位容量的平均价格（单位容量的平均价格（C）C=（C1S1+C2S2）/（S1+S2）n存取周期存取周期 T=HT1+（1-H）T2n访问效率访问效率 E=T1/T命中命中率率7存储器的分类n高速缓冲存储器高速缓冲存储器n主存储器主存储器n辅助存储器辅助存储器内存储器内存储器半导体存储器半导体存储器8半导体存储器n由能够表示由能够表示“0”和和“1”、具有记忆功能、具有记忆功能的一些物理器件组成。的一些物理器件组成。n能存放一位二进制数的物理器件称为一个能存放一位二进制数的物理器件称为一个存储元。存储元。n若干存储元构成一个存储单元。若干存储元构成一个存储单元。9半导体存储器随

4、机存取存储器（随机存取存储器（RAM）只读存储器（只读存储器（ROM）FLASH存储器（闪存）存储器（闪存）静态静态RAM动态动态RAM掩模掩模ROM一次编程型一次编程型ROM（PROM）可读写可读写ROMEPROMEEROM10半导体存储器的主要技术指标n存储容量存储容量n存取时间和存取周期存取时间和存取周期n存储器带宽存储器带宽 单位时间内存储器可读写的字节数单位时间内存储器可读写的字节数 n平均故障间隔时间（平均故障间隔时间（MTBFMTBF）可靠性可靠性n功耗功耗CPUCPU读写存储器的时间必须大于存储芯片的额定存取时间读写存储器的时间必须大于存储芯片的额定存取时间116.2 6.2

5、随机存取存储器主要内容：主要内容：nSRAM与与DRAM的主要特点的主要特点n几种常用存储器芯片及其与系统的连接几种常用存储器芯片及其与系统的连接12一、静态存储器SRAM特点：特点：n存储元由双稳电路构成，存储信息稳定。存储元由双稳电路构成，存储信息稳定。13典型SRAM芯片了解：了解：n主要引脚功能主要引脚功能n工作时序工作时序n与系统的连接使用与系统的连接使用14SRAM 6264芯片n容量：容量：8K8n芯片外部引线图芯片外部引线图156264芯片的主要引线n地址线：地址线：A0A12；n数据线：数据线：D0D7；n输出允许信号：输出允许信号：OE；n写允许信号：写允许信号：WE；n选

6、片信号：选片信号：CS1，CS2166264的工作过程n读操作读操作n写操作写操作 工作时序工作时序176264芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7系系统统总总线线6264 +5V18译码电路n将输入的二进制（地址）编码变换为一个特将输入的二进制（地址）编码变换为一个特定的输出信号，即：定的输出信号，即：将输入的高位地址信号通过变换，产生将输入的高位地址信号通过变换，产生一个有效的输出信号，该信号选中某一个存一个有效的输出信号，该信号选中某一个存储器芯片，使该存储器芯片进入工作状态。储器芯片，使该存储器

7、芯片进入工作状态。参与译码的高位地址信号决定了存储器的地址范围。19译码方式n全地址译码全地址译码n部分地址译码部分地址译码20全地址译码n用全部的高位地址信号作为译码器的输入用全部的高位地址信号作为译码器的输入n存储器芯片的每一个存储单元都具有唯一存储器芯片的每一个存储单元都具有唯一的内存地址，即存储单元与地址编号是一的内存地址，即存储单元与地址编号是一对一的关系。对一的关系。21全地址译码例A19A18A17A16A15A14A13&16264CS1全部高位地址信号（全部高位地址信号（A19-A13）都作为译码器输入。）都作为译码器输入。低位地址信号（低位地址信号（A12-A0）接到）接到

8、6264的地址引脚。的地址引脚。6264的地址范围的地址范围=？22部分地址译码n用部分高位地址信号（而不是全部）作为译用部分高位地址信号（而不是全部）作为译码器的输入码器的输入n存储器芯片的每一个存储单元具有多个内存存储器芯片的每一个存储单元具有多个内存地址，即存储单元与地址编号是一对多的关地址，即存储单元与地址编号是一对多的关系。系。23部分地址译码例nA18不参加译码，从而使被选中芯片的每个单元都拥不参加译码，从而使被选中芯片的每个单元都拥有两个地址。有两个地址。6264的地址范围？的地址范围？A19A17A16A15A14A13&16264CS124应用举例n将将SRAM 6264芯片

9、与系统连接，使其地址范芯片与系统连接，使其地址范围为：围为：38000H39FFFH。n使用使用74LS138译码器构成译码电路。译码器构成译码电路。25应用举例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15+5VY0系系统统总总线线74LS138626426二、动态随机存储器DRAM特点：特点：n存储元主要由电容构成，由于电容存在的漏电存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故现象而使其存储的信息不稳定，故DRAM芯片芯片需要定时刷新。需要定时刷新。27典型DRAM芯片21

10、64An2164A：64K1bitn采用行地址和列地址来确定一个单元；采用行地址和列地址来确定一个单元；n行列地址分时传送。行列地址分时传送。n共用一组地址信号线n地址信号线的数量仅 为同等容量SRAM芯 片的一半。01000 1 0 0COLROW存储矩阵存储矩阵282164A的内部结构的内部结构A0A7存储矩阵256256行地址锁存及译码列地址锁存及译码.列放大器.DoutDin控制电路RAS#CAS#WE#29主要引线nRAS：行地址选通信号。用于锁存行地址；：行地址选通信号。用于锁存行地址；nCAS：列地址选通信号。：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们地址总线上

11、先送上行地址，后送上列地址，它们 分别在分别在RAS和和CAS有效期间被锁存芯片中。有效期间被锁存芯片中。n nA0-A7：地址线：地址线nDIN：数据输入数据输入nDOUT：数据输出数据输出WE=0 数据写入数据写入WE=1 数据读出数据读出WE：写允许信号：写允许信号30工作时序n数据读出数据读出n数据写入数据写入n刷新，一次一行刷新，一次一行 312164A在系统中的连接n利用利用8片片2164A构成构成64KB存储体；存储体；n通过选择控制芯片将存储体与系统相连。通过选择控制芯片将存储体与系统相连。简化的电路原理图326.36.3 只读存储器（ROMROM）特点：特点：n可随机读取数据

12、，但不能随机写入；可随机读取数据，但不能随机写入；n掉电后信息不丢失掉电后信息不丢失33一、EPROM特点：特点：n可多次编程写入；可多次编程写入；n掉电后内容不丢失；掉电后内容不丢失；n内容的擦除需用紫外线擦除器。内容的擦除需用紫外线擦除器。34典型EPROM芯片2764n8K8bit芯片，其引脚与芯片，其引脚与SRAM 6264完完全兼容；全兼容；n地址信号：地址信号：A0 A12n数据信号：数据信号：D0 D7n输出信号：输出信号：OEn片选信号：片选信号：CEn编程脉冲输入：编程脉冲输入：PGM352764的工作方式数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编

13、程方式快速编程方式编程写入：编程写入：每出现一个编程脉冲就写入一个字节数据每出现一个编程脉冲就写入一个字节数据P249表表36二、EEPROM特点：特点：n可在线编程写入；可在线编程写入；n掉电后内容不丢失；掉电后内容不丢失；n电可擦除。电可擦除。37工作方式n数据读出数据读出n编程写入编程写入n擦除擦除字节写入：字节写入：每次写入一个字节每次写入一个字节自动页写入：每次写入一页（自动页写入：每次写入一页（32字节）字节）字节擦除：一次擦除一个字节字节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片38典型EEPROM芯片98C64A：n容量容量8K8；n13根地址线（根地址线（

14、A0 A12）；）；n8位数据线（位数据线（D0 D7）；）；n输出允许信号（输出允许信号（OE）；）；n写允许信号（写允许信号（WE）；）；n选片信号（选片信号（CE）；）；n状态输出端（状态输出端（READY/BUSY）。）。3998C64A的写入方法n方法方法1：n每写入一个字节都判断READY/BUSY端的状态，仅当该端为高电平时才可写入下一个字节。n方法方法2：n每写一个字节后，等待一段时间(10ms)再写下一个字节。n98C64A的写入时间为510ms40EEPROM芯片应用例n使用使用98C64A作为存储器芯片，芯片地址作为存储器芯片，芯片地址为为30000H31FFFH，现将其

15、连接到，现将其连接到8086系统，并向其系统，并向其8K个单元全部写入个单元全部写入FFH。41三、闪速存储器（Flash）特点：特点：n无需后备电源；无需后备电源；n可实现在线编程；可实现在线编程；n编程写入及擦除速度快。编程写入及擦除速度快。42典型Flash芯片28F040：n容量：容量：512K8bn控制方式：控制方式：n利用内部状态寄存器控制芯片的工作 43Flash的工作方式数据读出数据读出编程写入：编程写入：擦擦 除除读单元内容读单元内容读内部状态寄存器内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写软件保护数据写入，写软件保护字节擦除，块擦除，片

16、擦除字节擦除，块擦除，片擦除擦除挂起擦除挂起446.4 6.4 存储器扩展技术n用多片用多片存储芯片构成所需的内存容量，每个存储芯片构成所需的内存容量，每个芯片在内存中占据不同的地址范围，任一时芯片在内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。刻仅有一片（或一组）被选中。位扩展位扩展字扩展字扩展字位扩展字位扩展45存储器扩展技术n存储器芯片的存储容量等于：存储器芯片的存储容量等于：单元数单元数每单元的位数每单元的位数字节数字节数字长字长46位扩展n当存储器芯片的字长小于所需内存单元的当存储器芯片的字长小于所需内存单元的字长时，则进行位扩展，使每个单元的字字长时，则进行位扩展，使

17、每个单元的字长满足要求。长满足要求。47位扩展例n用用8片片2164A（64K1位位 DRAM）芯片构成）芯片构成64KB存存储器。储器。A0 A152164A2164A2164AD0 D7D0D1D7A0A7WE#RAS#CAS#行/列地址多路转换器地址选择地址选择A0A7A0A748位扩展原则n将每片的地址线、控制线并联，数据线分将每片的地址线、控制线并联，数据线分别引出。别引出。n位扩展特点：位扩展特点：存储器的单元数不变，位数增加。存储器的单元数不变，位数增加。49字扩展n地址空间的扩展。芯片每个单元中的字长满地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。足，但单元数不满足

18、。n扩展原则：扩展原则：每个芯片的地址线、数据线、控制线并联，每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不仅片选端分别引出，以实现每个芯片占据不同的地址范围。同的地址范围。50字扩展例n用用64K8的的SRAM芯片构成芯片构成128KB的存储器的存储器51字位扩展n根据内存容量及芯片容量确定所需存储芯片根据内存容量及芯片容量确定所需存储芯片数；数；n进行位扩展以满足字长要求；进行位扩展以满足字长要求；n进行字扩展以满足容量要求。进行字扩展以满足容量要求。n若已有存储芯片的容量为若已有存储芯片的容量为LK，要构成容，要构成容量为量为M N的存储器，需要的芯片数为：

19、的存储器，需要的芯片数为：（M/L）（N/K）52字位扩展例n用用32K1位位SRAM芯片构成芯片构成256KB的内存。的内存。538086的16位存储器接口n数据总线为数据总线为16位，但存储器按字节进行编址位，但存储器按字节进行编址n用两个8位的存储体(BANK)构成D15-D0D7-D0D15-D8A19-A0译码器控制信号体选信号和读写控制如何产生？如何产生？如何连接？如何连接？548086的16位存储器接口n读写数据有以下几种情况：读写数据有以下几种情况：n读写从偶数地址开始的16位的数据n读写从奇数地址开始的16位的数据n读写从偶数地址开始的8位的数据n读写从奇地址开始的8位的数据

20、n8086读写读写16位数据的特点：位数据的特点：n读16位数据时会读两次，每次8位。n读高字节时BHE=0，A0=1；n读低字节时BHE=1，A0=0n每次只使用数据线的一半：D15-D8 或 D7-D0n写16位数据时一次写入。nBHE和A0同时为0n同时使用全部数据线D15D0558086的16位存储器接口n两种译码方法两种译码方法n独立的存储体译码独立的存储体译码n每个存储体用一个译码器n缺点：电路复杂，使用器件多。n独立的存储体写选通独立的存储体写选通n译码器共用，但为每个存储体产生独立的写控制信号n但无需为每个存储体产生独立的读信号，因为8086每次仅读1字节。对于字，8086会连

21、续读2次。n电路简单，节省器件。56独立的存储体译码独立的存储体译码D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意这这些些信信号号线线的的连连接接MEMW#信号同时有效，但只有一个存储体被选中信号同时有效，但只有一个存储体被选中57独立的存储体写选通独立的存储体写选通D15-D9D8-D0高位存储体

22、(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#11586.56.5 高速缓存（Cache)Cache)了解：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分级体系结构的分级体系结构59Cache的基本概念n由于由于CPU与主存之间在执行速度上存在与主存之间在执行速度上存在较大的差异，为提高较大的差异，为提高CPU的效率，并考的效率，并考

23、虑到价格因素，基于程序的局部性原理，虑到价格因素，基于程序的局部性原理，在在CPU与主存之间增加的高速缓冲存储与主存之间增加的高速缓冲存储器器 Cache技术技术60Cache的工作原理CPUCache主主 存存DB61Cache的命中率nCache与内存的空间比一般为：与内存的空间比一般为：1 128nCPU读取指令或数据时首先在读取指令或数据时首先在Cache中找，若中找，若找到则找到则“命中命中”，否则为，否则为“不命中不命中”。n命中率影响系统的平均存取速度命中率影响系统的平均存取速度 系统的平均存取速度系统的平均存取速度=Cache存取速度存取速度命中率命中率+RAM存取速度存取速度

24、不命中率不命中率62Cache的读写操作读操作读操作写操作写操作贯穿读出式贯穿读出式旁路读出式旁路读出式写穿式写穿式回写式回写式63贯穿读出式nCPU对主存的所有数据请求都首先送到对主存的所有数据请求都首先送到Cache，在在Cache中查找。中查找。若若命中，则切断命中，则切断CPU对主存的请求，并将数据送出；如果不对主存的请求，并将数据送出；如果不命中，则将数据请求传给主存命中，则将数据请求传给主存。CPUCache主主 存存64旁路读出式nCPU向向Cache和主存同时发出和主存同时发出数据数据请求。请求。如果如果命中，则命中，则Cache将数据回送给将数据回送给CPU，并同时中并同时中

25、断断CPU对主存的请求；若不命中，则对主存的请求；若不命中，则Cache不不做任何动作，由做任何动作，由CPU直接访问主存。直接访问主存。CPUCache主主 存存65写穿式n从从CPU发出的写信号送发出的写信号送Cache的同时也写的同时也写入主存。入主存。CPUCache主主 存存66回写式（写更新）n数据一般只写到数据一般只写到Cache，当，当Cache中的数据被中的数据被再次更新时，将原更新的数据写入主存相应单再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。元，并接受新的数据。CPUCache主主 存存更新更新写入写入67Cache的分级体系结构n一级一级Cache：容量一般为：容量一般为8KB-64KBn二级二级Cache：容量一般为：容量一般为128KB-2MBn指令指令Cache和数据和数据Cache68IBM PC/XT的存储器空间分配00000H9FFFFHBFFFFHFFFFFHRAM区区 640KB保留区保留区 128KBROM区区 256KB696.6 6.6 外存储器n略略70作业：n6.1n6.2n6.6n6.8n6.10n6.12n6.16n6.1771