第9章集成逻辑门电路.ppt

《第9章集成逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《第9章集成逻辑门电路.ppt（91页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、9第9章 集成逻辑门电路第9章 集成逻辑门电路9.1 TTL与非门与非门 9.2 CMOS集成逻辑门集成逻辑门 9.3 集成逻辑门电路的使用集成逻辑门电路的使用 习题九参考答案习题九参考答案 9第9章 集成逻辑门电路这种集成逻辑门的输入级和输出级都是由晶体管构成，并实现与非功能，所以称为晶体管晶体管逻辑与非门，简称TTL与非门。9.1 TTL与非门与非门9第9章 集成逻辑门电路 9.1.1 典型典型TTL与非门电路与非门电路 1.电路组成电路组成 图9.1是典型TTL与非门电路，它由三部分组成：输入级由多发射极管V1和电阻R1组成,完成与逻辑功能；中间级由V2、R2、R3组成，其作用是将输入级

2、送来的信号分成两个相位相反的信号来驱动V3和V5管；输出级由V3、V4、V5、R4和R5组成，其中V5为反相管，V3、V4组成的复合管是V5的有源负载，完成逻辑上的“非”。9第9章 集成逻辑门电路图9.1 典型TTL与非门9第9章 集成逻辑门电路2.工作原理工作原理 1）当输入端有低电平时（UiL=0.3V）在图9.1所示电路中，假如，输入信号A为低电平，即UA=0.3V，UB=UC=3.6V（A=0，B=C=1），则对应于A端的V1管 的 发 射 结 导 通，V1管 基 极 电 压 UB1被 钳 位 在UB1=UA+UbeA=0.3+0.7=1V。该电压不足以使V1管集电结、V2及V5管导通

3、，所以V2及V5管截止。由于V2管截止，UC2约为5V。此时，输出电压Uo为：Uo=UoHUC2-Ube3-Ube4=5-0.7-0.7=3.6V，即输入有低电平时，输出为高电平。9第9章 集成逻辑门电路2）当输入端全为高电平时(UiH=3.6V)假如，输入信号A=B=C=1，即：UA=UB=UC=3.6V，V1管的基极电位升高，使V2及V5管导通，这时V1管的基极电压钳位在 Ub1=Ubc1+Ube2+Ube5=0.7+0.7+0.7=2.1V。于是V1的三个发射结均反偏截止，电源UCC经过R1、V1的集电结向V2、V5提供基流，使V2、V5管饱和，输出电压Uo为Uo=UoL=UCES5=0

4、.3V，故输入全为高电平时，输出为低电平。9第9章 集成逻辑门电路 9.1.2 TTL与非门的特性与主要参数与非门的特性与主要参数 1.电压传输特性及主要参数电压传输特性及主要参数 1)电压传输特性 电压传输特性是指与非门输出电压uo随输入电压ui变化的关系曲线。图9.2(a)、(b)分别为电压传输特性的测试电路和电压传输特性曲线。9第9章 集成逻辑门电路图9.2 TTL与非门的电压传输特性(a)测试电路；(b)电压传输特性9第9章 集成逻辑门电路图9.2（b）所示电压传输特性曲线可分成下列四段：ab段(截止区)0ui0.6V,uo=3.6V。bc段(线性区)0.6Vui1.3V,uo线性下降

5、。cd段(转折区)1.3Vui1.5V,uo急剧下降。de段(饱和区)ui1.5V,uo=0.3V。9第9章 集成逻辑门电路从电压传输特性可得以下主要参数：（1）输出高电平UoH和输出低电平UoL。UoH是指输入端有一个或一个以上为低电平时的输出高电平值；UoL是指输入端全部接高电平时的输出低电平值。UoH的典型值为3.6V，UoL的典型值为0.3V。但是，实际门电路的UoH和UoL并不是恒定值，考虑到元件参数的差异及实际使用时的情况，手册中规定高、低电平的额定值为：UoH=3V，UoL=0.35V。有的手册中还对标准高电平（输出高电平的下限值）USH及标准低电平（输出低电平的上限值）USL规

6、定：USH2.7V,USL=0.5V。9第9章 集成逻辑门电路 （2）阈值电压UTH。UTH是电压传输特性的转折区中点所对应的ui值，是V5管截止与导通的分界线，也是输出高、低电平的分界线。它的含义是：当uiUTH时，与非门开门（V5管导通），输出为低电平。实际上，阈值电压有一定范围，通常取UTH=1.4V。9第9章 集成逻辑门电路 （3）关门电平Uoff和开门电平Uon。在保证输出电压为标准高电平USH（即额定高电平的90%）的条件下，所允许的最大输入低电平，称为关门电平Uoff。在保证输出电压为标准低电平USL（额定低电平）的条件下，所允许的最小输入高电平，称为开门电平Uon。Uoff和U

7、on是与非门电路的重要参数，表明正常工作情况下输入信号电平变化的极限值，同时也反映了电路的抗干扰能力。一般为：Uoff0.8V，Uon1.8V。9第9章 集成逻辑门电路 （4）噪声容限。低电平噪声容限是指与非门截止，保证输出高电平不低于高电平下限值时，在输入低电平基础上所允许叠加的最大正向干扰电压，用UNL表示。由图9.2可知，UNL=Uoff-UiH。高电平噪声容限是指与非门导通，保证输出低电平不高于低电平上限值时，在输入高电平基础上所允许叠加的最大负向干扰电压，用UNH表示。由图9.2可知,UNH=UiH-Uon。显然，为了提高器件的抗干扰能力，要求UNL与UNH尽可能地接近。9第9章 集

8、成逻辑门电路2.2.输入特性输入特性1)输入伏安特性 输入伏安特性是指与非门输入电流随输入电压变化的关系曲线。图9.3(a)为测试电路,图9.3（b）为TTL与非门的输入伏安特性曲线。一般规定输入电流以流入输入端为正。9第9章 集成逻辑门电路图9.3TTL与非门的输入伏安特性（a）测试电路；（b）输入伏安特性 9第9章 集成逻辑门电路 由图9.3可以得到以下几个主要参数：（1）输入短路电流IiS为当输入端有一个接地时,流经这个输入端的电流，如图9.4所示。由图9.3得当Ui=0时,9第9章 集成逻辑门电路图9.4 IiS的定义 9第9章 集成逻辑门电路式中，负号表示电流是流出的，当与非门是由前

9、级门驱动时，IiS就是流入（灌入）前级与非门V5的负载电流，因此，它是一个和电路负载能力有关的参数，它的大小直接影响前级门的工作情况。一般情况下，IiS2mA。9第9章 集成逻辑门电路 （2）输入漏电流IiH为当任何一个输入端接高电平时，流经这个输入端的电流，如图9.5所示。由于此电流是流入与非门的，因而是正值。当与非门的前级驱动门输出为高电平时，IiH就是前级门的流出(拉)电流，因此，它也是一个和电路负载能力有关的参数。显然，IiH越大,前级门输出级的负载就越重。一般情况下，IiH40A。IiS和IiH都是TTL与非门的重要参数，是估算前级门带负载能力的依据之一。9第9章 集成逻辑门电路图9

10、.5 IiH的定义9第9章 集成逻辑门电路2)输入端负载特性 输入端负载特性是指输入端接上电阻Ri时,输入电压Ui随Ri的变化关系。图9.6（a）为测试电路，图9.6（b）为TTL与非门的输入负载特性曲线。9第9章 集成逻辑门电路图9.6 TTL与非门的输入端负载特性（a）测试电路;（b）特性曲线 9第9章 集成逻辑门电路由图9.6（b）可知，开始ui随Ri增大而上升，但当ui=1.4V后，V5导通，V1的基极电位钳位在2.1V不变，ui亦被钳位在1.4V，不再随Ri增大而增大。这时，V5饱和导通，输出为低电平0.3V。当TTL与非门的一个输入端外接电阻Ri时（其余输入端悬空），在一定范围内，

11、输入电压ui随着Ri的增大而升高。在V5管导通前，输入电压9第9章 集成逻辑门电路由以上分析可知，输入端外接电阻的大小，会影响门电 路的工作情况。当Ri较小时，相当于输入信号是低电平，门电路输出为高电平；当Ri较大时，相当于输入信号是高电平，门电路输出为低电平。(1）关门电阻Roff。使TTL与非门输出为标准高电平USH时，所对应的输入端电阻Ri的最大值称为关门电阻，用Roff表示。（2）开门电阻Ron。使TTL与非门输出为标准低电平时，输入端外接电阻的最小值称为开门电阻，用Ron表示。这两个参数是与非门电路中的重要参数。当RiRon时，TTL与非门导通，输出低电平。在TTL与非门典型电路中，

12、一般选Roff=0.9k，Ron2.5k。9第9章 集成逻辑门电路3.输出特性输出特性 1）输入为高电平时的输出特性（灌电流负载特性）当输入全为高电平时，TTL与非门导通，输出为低电平。此时，V5管饱和，负载电流为灌电流，如图9.7（a）所示。负载RL越小，灌入V5管的电流IoL越大，V5管饱和程度变浅，输出低电平值增大，如图9.7（b）所示。为了保证TTL与非门的输出为低电平，对IoL要有一个限制。一般将输出低电平UoL=0.35V时灌电流定为最大灌电流IoLmax。9第9章 集成逻辑门电路图9.7输入高电平时的输出特性（a）测试电路;（b）特性曲线9第9章 集成逻辑门电路2）输入为低电平时

13、的输出特性（拉电流负载特性）当输入端有一个低电平时，TTL与非门截止，输出为高电平。此时V5管截止，负载为拉电流，如图9.8（a）所示。V3、V4管工作于射极跟随器状态，其输出电阻很小。负载RL越小，从TTL与非门拉出的电流IoH越大，门电路的输出高电平UoH将下降，如图9.8（b）所示。为了保证TTL与非门的输出为高电平，IoH不能太大，一般将输出高电平UoH=2.7V时的拉电流定为最大拉电流IoHmax。9第9章 集成逻辑门电路图9.8输入低电平时的输出特性（a）测试电路;（b）特性曲线9第9章 集成逻辑门电路4.4.其它参数其它参数1)平均传输延迟时间tpd 平均传输延迟时间tpd是指T

14、TL与非门电路导通传输延迟时间tp1和截止延迟时间tp2的平均值，即tpd=(tp1+tp2)/2，如图9.9所示。tpd是衡量门电路开关速度的一个重要参数。一般，tpd=1040ns。9第9章 集成逻辑门电路图9.9 tpd的定义9第9章 集成逻辑门电路2)空载功耗 空载功耗是指TTL与非门输出端不接负载时所消耗的功率。它又分为导通功耗和截止功耗。导通功耗Pon是与非门输出为低电平时消耗的功率；截止功耗Poff是与非门输出为高电平时消耗的功率。导通功耗大于截止功耗。作为门电路的功耗指标通常是指空载导通功耗。TTL门的功耗范围为1222mW。9第9章 集成逻辑门电路9.1.9.1.3 3 其它

15、逻辑功能的其它逻辑功能的TTLTTL门电路门电路 在实际使用的数字系统中，往往需要多种多样逻辑功能的门电路，仅有与非门一种基本单元电路是满足不了需求的。在TTL与非门的基础上稍作改动，或将与非门中的若干部分组合起来，便可形成不同类型且具有特殊功能的TTL门电路。9第9章 集成逻辑门电路1.集电极开路与非门（集电极开路与非门（OC门）门）在实际使用中，有时需要将多个与非门的输出端直接并联来实现“与”的功能，如图9.10 所示。只要Y1或Y2有一个为低电平,Y便为低电平,只有当Y1和Y2均为高电平时,Y才为高电平。因此,这个电路实现的逻辑功能是Y=Y1Y2,即能实现“与”的功能。这种用“线”连接形

16、成“与”功能的方式称为“线与”。9第9章 集成逻辑门电路图9.10 与非门输出端直接并联9第9章 集成逻辑门电路但是，并不是所有形式的与非门都能接成“线与”电路。具有推拉式输出的与非门，其输出端就不允许进行线与连接。因此，无论输出是高电平还是低电平，输出电阻都比较低，如果将两个输出端直接相连，当一个门的输出为高电平，另一个门输出为低电平时，就会形成一条从+UCC到地的低阻通路，必将产生一个很大的电流从截止门的V4管灌入到导通门的V5管，如图9.11所示。这个电流不仅会使导通门的输出低电平抬高，甚至会损坏两个门的输出管，这是不允许的。为了克服一般TTL门不能直接相连的缺点，人们又研制出了集电极开

17、路与非门。9第9章 集成逻辑门电路图9.11 两个TTL与非门输出端相连 9第9章 集成逻辑门电路图9.12 集电极开路与非门(a)电路；(b)逻辑符号 9第9章 集成逻辑门电路图9.13 OC门单个使用时的接法 9第9章 集成逻辑门电路图9.14 n个OC门输出端并联接法 9第9章 集成逻辑门电路2.2.三态门三态门三态门就是输出有三种状态的与非门，简称TSL门。它与一般TTL与非门的不同点是：(1)输出端除了可以输出高、低电平两种状态外，还可以出现第三种状态高阻状态（或称禁止状态）；(2)输入级多了一个“控制端”（或称使能端）ETX-。图9.15（a）为三态门电路，图9.15（b）为三态门

18、的逻辑符号。9第9章 集成逻辑门电路图9.15 三态门(a)电路;(b)逻辑符号 9第9章 集成逻辑门电路从图9.15(a)得知：（1）当E=0时，P点为高电平，VD截止对与非门无影响，电路处于正常工作状态，Y=AB。（2）当E=1时，P点为低电平，VD管导通，使V2管的集电极电压Uc21V，因而V4管截止。同时，由于E=1，因而V1管的基极电压Ub1=1V，则V2、V5管也截止。这时从输出端看进去，电路处于高阻状态。这种门的真值表如表9.1所示。9第9章 集成逻辑门电路ABY1高阻态0001001101010110表表9.1 TSL门的真值表门的真值表 9第9章 集成逻辑门电路 从前面分析可

19、知：图9.15所示三态门是在 =0时,与非门处于正常工作状态，所以，在逻辑符号中，端加小圆圈表示控制端为低电平有效。必须注意，还有一种三态门是在控制端为高电平时，与非门处于工作状态，在其逻辑符号中E端没有小圆圈，表示控制端是高电平有效，如图9.16所示。在实际应用三态门时，请注意区分控制端E是低电平有效还是高电平有效。三态门主要应用在数字系统的总线结构中，实现用一条总线有秩序地传送几组不同数据或信号，如图9.17所示。9第9章 集成逻辑门电路图9.16 控制端高电平有效的9第9章 集成逻辑门电路图9.17 用三态门接成总9第9章 集成逻辑门电路只要 按时间顺序轮流接低电平，那么，同一条总线可分

20、时传递 。值得注意的是：在任一时刻，,中只能有一个控制端为低电平，使该门信号进入总线，其余所有控制端均应为高电平，对应门处于高阻状态，不影响总线上信号的传输。三 态 门 还 可 实 现 数 据 的 双 向 传 输，如 图 9.18所 示。当 E=1时，G1工 作，G2为 高 阻 态，数 据 由 A传 输 到 B。当E=0时，G2工作，G1为高阻态，总线上的数据由B传输到A。9第9章 集成逻辑门电路图9.18 用三态门实现数据的双向传输9第9章 集成逻辑门电路9.1.4 9.1.4 TTLTTL集成逻辑门电路产品系列集成逻辑门电路产品系列目前,国产TTL集成逻辑门电路产品有54/74、54H/7

21、4H、54S/74S、54LS/74LS等四大系列。其中54/74系列相当于旧型号CT1000系列，为标准系列；54H/74H系列相当于旧型号CT2000系列，为高速系列；54S/74S系列相当于旧型号CT3000系列，为肖特基系列；54LS/74LS系列相当于旧型号CT4000系列，为低功耗肖特基系列。TTL集成逻辑门电路产品型号中，54表示国际通用54系列，74表示国际通用74系列，H表示高速系列，S表示肖特基系列，LS表示低功耗肖特基系列；C表示中国，T表示TTL集成逻辑门电路。9第9章 集成逻辑门电路 表表9.2 74系列系列TTL与非门的传输延迟时间和功耗与非门的传输延迟时间和功耗

22、9第9章 集成逻辑门电路由表9.2可知：（1）H型和S型相比较，功耗相近，但S型速度较高，较优于H型。（2）L型和LS型相比较，功耗相近，而LS型速度较高，在低功耗高速场合更多地使用LS型。（3）标准型和LS型相比较，速度相近，但LS型功耗较小，较优于标准型产品。9第9章 集成逻辑门电路9.2 其它集成门电路简介其它集成门电路简介9.2.1 CMOS反相器反相器CMOS反相器电路如图9.19（a）所示。它是由NMOS管VN和PMOS管VP组合而成的。VN和VP的栅极相连，作为反相器的输入端；漏极相连，作为反相器的输出端。VP是负载管，其源极接电源UDD的正极，VN为放大管（驱动管），其源极接地

23、。为了使电路正常工作，要求电源电压大于两管开启电压的绝对值之和，即UDD|UTP|+UTN。9第9章 集成逻辑门电路图9.19 CMOS反相器及其等效电路(a)电路图;(b)输入为低电平时的等效电路;(b)(c)输入为高电平时的等效电路 9第9章 集成逻辑门电路1.工作原理工作原理设+UDD=+10 V，VN、VP的开启电压UTN=|UTP|，其工作原理如下：(1)当输入电压为低电平时，即UGSN=0，VN截止，等效电阻极大，相当于S1断开，而UGSP=-UDDUTP，所以VP导通，导通等效电阻极小，相当于S2接通，如图9.19（b）所示，输出电压为高电平，即Uo+UDD。(2)当输入电压为高

24、电平时,工作情况正好相反,VN导通,VP截止,相当于S1接通,S2断开,如图9.19（c）所示，输出电压为低电平，即Uo0 V。9第9章 集成逻辑门电路综上所述，可以得出以下结论：输出电压Uo与输入电压Ui是反相关系。反相器不论输入是高电平还是低电平，VN管和VP管中总有一个处于截止状态，静态电流近似为零，所以静态功耗很小。VN管和VP管跨导gm都较大，即导通等效电阻都很小，能为负载电容提供一个低阻抗的充电回路，因而开关速度较高。9第9章 集成逻辑门电路图9.20 CMOS反相器电压传输特性9第9章 集成逻辑门电路2.CMOS反相器的电压传输特性反相器的电压传输特性典型的CMOS反相器的电压传

25、输特性曲线如图9.20所示。由图可知，电压传输特性的过渡区比较陡峭，说明CMOS反相器虽有动态功耗，但其平均功耗仍远低于其它任何一种逻辑电路。这是CMOS电路的突出特点。另外，VN和VP的特性接近相同，使电路有互补对称性，即VN和VP互为负载管，显然，阈值电压VTH接近UDD/2，所以CMOS反相器的电压传输特性曲线比较接近理想开关特性。9第9章 集成逻辑门电路3.CMOS反相器的主要特点反相器的主要特点CMOS反相器具有以下特点：(1)静态功耗小。(2)工作速度高。(3)抗干扰能力强。由于UTH=UDD/2，UoL0，UoH+UDD，则它的噪声容限为UNL=UNH=UDD/2，因而抗干扰能力

26、强。9第9章 集成逻辑门电路(4)扇出系数大。因为VN、VP管的导通等效电阻都比较小，所以拉电流和灌电流负载能力都很强，可以驱动比较多的同类型CMOS门电路。(5)只用一组电源，且允许电源电压在318V范围内变化，所以CMOS的电源电压波动范围大。(6）制造工艺复杂，成本高，且门电路的集成度较小。9第9章 集成逻辑门电路9.2.2 9.2.2 CMOSCMOS门电路门电路 图9.21所示是一个两输入端的CMOS与非门电路，它是由两个CMOS反相器构成的。A、B为输入端，Y为输出端。其工作原理如下：(1）当输入端A或B中有一个为低电平时，两个串联的NMOS管 VN1、VN2中至少有一个截止，而并

27、联的PMOS管VP1、VP2中至少有一个是导通的，所以，输出端Y是高电平。(2）当输入端A和B都为高电平时，VN1、VN2导通，VP1、VP2截止，输出端Y为低电平。电路符合与非门的逻辑关系：9第9章 集成逻辑门电路图9.21 CMOS与非门电路9第9章 集成逻辑门电路 图9.22 CMOS或非门电路 9第9章 集成逻辑门电路2.2.CMOSCMOS或非门或非门图9.22所示是一个两输入端的CMOS或非门电路。A、B为输入端，Y为输出端。其工作原理如下：(1）当输入端A和B都为低电平时，并联的VN1、VN2均截止，串联的 VP1、VP2导通，其输出端Y是高电平。(2）当输入端A或B中有一个为高

28、电平时，VN1、VN2中至少有一个导通，而 VP1、VP2中至少有一个截止，所以，输出端Y是低电平。该电路符合或非门的逻辑关系：Y=A+B。9第9章 集成逻辑门电路3.3.CMOSCMOS三态门三态门图9.23（a）所示是CMOS三态门，其中VP1和VN1组成CMOS反相器，VP2与VP1串联后接电源，VN2与 VN1串联后接地。VP2、VN2受使能端 E 控制。A为输入端，Y为输出端。CMOS三态门的工作原理如下：(1）当E=0时，VP2、VN2均导通，电路处于工作状态，Y=A。(2）当E=1时，VP2、VN2均截止，输出端如同断开，呈高阻状态。9第9章 集成逻辑门电路图9.23 CMOS三

29、态门9第9章 集成逻辑门电路4.4.CMOSCMOS传输门和模拟开关传输门和模拟开关1）CMOS传输门将P沟道增强型MOS管 VP和N沟道增强型MOS管VN并联起来，并在两管的栅极加互补的控制信号就构成CMOS传输门，简称TG。其电路及逻辑符号如图9.24 所示。它是一种传输信号的可控开关电路。9第9章 集成逻辑门电路图9.24 CMOS传输门（a）电路;（b）逻辑符号 9第9章 集成逻辑门电路CMOS传输门的工作原理如下：设电源电压UDD=10 V，控制信号的高、低电平分别为+10 V和0 V，两管的开启电压的绝对值均为3 V，输入信号ui的变化范围为0+UDD。（1）当uC=0 V，时：u

30、i在0+10 V之间变化时，VN、VP均为反偏截止，ui不能传输到输出端，相当于开关断开，即传输门截止。9第9章 集成逻辑门电路（2）当uC=+10 V，时：因为MOS管的结构对称，源极和漏极可以互换使用，所以 当ui在0+10V之间变化时，VN在0 Vui+7 V期间导通，VP在3 Vui+10 V 期间导通，VN和VP至少有一管导通，uoui，相当于开关接通，即传输门导通。9第9章 集成逻辑门电路2)模拟开关将CMOS传输门和一个反相器结合，则可组成一个模拟开关，如图9.25所示。当控制端C=1时，TG导通；当C=0时，TG截止。由于MOS管的源极、漏极可以互换，因而模拟开关是一种双向开关

31、，即输入端和输出端可以互换使用。9第9章 集成逻辑门电路图9.25 模拟开关 9第9章 集成逻辑门电路9.9.2 2.3 .3 CMOSCMOS集成逻辑门集成逻辑门电路电路产品系列产品系列.CC4000CC4000系列系列第一个字母C表示中国；第二个字母C表示CMOS集成电路；40表示国际通用系列。CC4000系列电源电压UDD为318V，其功能和管脚排列与对应序号的国外产品一致。9第9章 集成逻辑门电路2.74C系列系列74C系列是普通系列,其功能和管脚排列与TTL74系列相同。74HC系列是高速系列；74HCT系列是高速并且与TTL兼容的系列。74AC系列是新型高速系列；74ACT系列是新

32、型高速并且与TTL兼容的系列。9第9章 集成逻辑门电路1.1.对多余的或暂时不用的输入端进行合理的处理对多余的或暂时不用的输入端进行合理的处理对于TTL门来说，多余的或暂时不用的输入端可采用以下方法进行处理：悬空；与其它已用输入端并联使用；按功能要求接电源或接地。对于CMOS门来说，由于其输入电阻很高，易受外界干扰信号的影响，因而CMOS门多余的或暂时不用的输入端不允许悬空。其处理方法为：与其它输入端并联使用；按电路要求接电源或接地。9.3 CMOS门电路门电路9第9章 集成逻辑门电路2.2.使用中应注意的问题使用中应注意的问题(1)在门电路的使用安装过程中应尽量避免干扰信号的侵入，不用的输入

33、端按上述方式处理，保证整个装置有良好的接地系统。(2)CMOS门电路尤其要避免静电损坏。因为MOS器件的输入电阻极大，输入电容小，当栅极悬空时，只要有微量的静电感应电荷，就会使输入电容很快充电到很高的电压，结果将会把MOS管栅极与衬底之间很薄的SiO2绝缘层击穿，造成器件永久性损坏。9第9章 集成逻辑门电路习习 题题 九九 9.1 由题9.1图所示与非门的特性曲线中求出它的下列参数：输出高电平UoH；输出低电平UoL=；输入短路电流IiS ;高电平输入电流IiH ；开门电平Uon ；阈值电压UTH ；低电平噪声容限UNL ；高电平噪声容限UNH 。9第9章 集成逻辑门电路题9.1图 9第9章

34、集成逻辑门电路9.2 在TTL系列电路中，HTTL、STTL、LSTTL门电路的主要特点是什么？9.3 分析如题9.3图所示电路的逻辑关系,写出F的逻辑表达式。题9.3图 9第9章 集成逻辑门电路9.4 写出如题9.4图所示电路输出F的逻辑表达式。题9.4图 9第9章 集成逻辑门电路9.5 根据题9.5图所示的逻辑电路和输入波形，写出输出F的逻辑表达式，并画出它们的波形。9第9章 集成逻辑门电路题9.5图 9第9章 集成逻辑门电路9.6 根据题9.6图所示的逻辑图，写出逻辑表达式，并列出真值表和卡诺图。题题9.6图图 9第9章 集成逻辑门电路9.7 已知门电路输入A、B与输出F之间的逻辑关系如

35、题表9.7所示。（1）写出逻辑表达式；（2）已知A、B的波形如题9.7图所示，画出输出F的波形。9第9章 集成逻辑门电路题题9.7图图 9第9章 集成逻辑门电路题表题表 9.7 9第9章 集成逻辑门电路9.8 用与非门实现下列逻辑关系，并画出逻辑图。(1)F=ABC；(2)F=A+B+C；(3)F=ABC+DEG；(4)F=A+B+C；(5)F=AB+AB；(6)F=AB+AB；（7）F=AB+(A+B)C；（8）F=AB+AC+ABC。9第9章 集成逻辑门电路9.9 题9.9图（a）、（b）所示电路均为TTL电路，已知它们的特性如题9.9图（c）、（d）所示，电压表内阻为0 k,将电压表U、U2、U3读数填入题表9.9中。9第9章 集成逻辑门电路题9.9图 9第9章 集成逻辑门电路题表题表 9.9 9第9章 集成逻辑门电路 9.10 在题9.10图各电路中，哪些能实现逻辑非功能？图（a）为TTL门电路，图（b）为CMOS电路。题9.10图 9第9章 集成逻辑门电路 9.11 在题9.11图中所示的TTL门电路中，输入端1、2、3为多余输入端，试问哪些接法是正确的？题9.11图