《数字频率计电路设计PPT文档课件.ppt》由会员分享，可在线阅读，更多相关《数字频率计电路设计PPT文档课件.ppt（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 数字频率计电路设计数字频率计电路设计数字逻辑电路 数字频率计电路设计 在许多情况下，要对信号的频率进行测量。利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计。1 1 1 1设计要求设计要求设计要求设计要求设计并制作出一种数字频率计，其技术指标如下：（1）频率测量范围：10 9 999Hz。（2）输入电压幅度：300mV 3V。（3）输入信号波形：任意周期信号。（4）显示位数：4位。（5）电源：220V、50Hz2 2数字频率计数字频率计数字频率计数字频率计的基本原理的基本原理的基本原理的基本原理 数字频率计的主要功能是测量周期信号的频率。频率是单位时间（1s）内信号发生周期变
2、化的次数。如果我们能在给定的1s时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。3 3 3 3系统框图系统框图系统框图系统框图从数字频率计的基本原理出发，根据设计要求，得到如下图所示的电路框图。它的一个输入端接标准秒信号，一个输入端接被测脉冲。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内
3、的脉冲个数，将其换算后显示出来。数字频率计的主要功能是测量周期信号的频率。根据系统框图，设计出如下图所示的实际电路。为了获得稳定的分频输出，清零信号与输入脉冲“与”后再清零，使分频输出脉冲在计数脉冲为低电平时能保持高电平一段时间（10ms）。系统对电源的要求不高，可以采用串联式稳压电源电路来实现。二分频可以采用T触发器来实现。本频率计采用市电频率作为标准频率，以获得稳定的基准时间。可以选用现成的十进制集成计数器。在确定的时间（1s）内计数器的计数结果（被测信号频率）必须经锁定后才能获得稳定的显示值。当采用与门时，秒信号为正时进行计数，当采用或门时，秒信号为负时进行计数。如果我们能在给定的1s时
4、间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。全波整流电路首先对50Hz交流市电进行全波整流，得到如下图（a）所示100Hz的全波整流波形。为了获得稳定的分频输出，清零信号与输入脉冲“与”后再清零，使分频输出脉冲在计数脉冲为低电平时能保持高电平一段时间（10ms）。控制门可以用与门或或门来实现。这就是数字频率计的基本原理。框图中的电源采用50Hz的交流市电。市电被降压、整流、稳压后为整个系统提供直流电源。系统对电源的要求不高，可以采用串联式稳压电源电路来实现。（1）电源与整流稳压电路电源与整流稳压电路电源与整流稳压电路电源与整流稳压电路下面介绍框图中各部分的功能及实现方法。
5、下面介绍框图中各部分的功能及实现方法。下面介绍框图中各部分的功能及实现方法。下面介绍框图中各部分的功能及实现方法。（2 2 2 2）全波整流与波形整形）全波整流与波形整形）全波整流与波形整形）全波整流与波形整形电电电电路路路路 本频率计采用市电频率作为标准频率，以获得稳定的基准时间。按国家标准，市电的频率漂移不能超过，即在1的范围内。用它作普通频率计的基准信号完全能满足系统的要求。全波整流电路首先对50Hz交流市电进行全波整流，得到如下图（a）所示100Hz的全波整流波形。波形整形电路对100Hz信号进行整形，使之成为如下图（b）所示100Hz的矩形波。采用过零触发电路可将全波整流波形变为矩形
6、波，也可采用施密特触发器进行整形。（5）电源：220V、50Hz它将分频输出脉冲整形为脉宽为1s、周期为2s的方波。如果我们能在给定的1s时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。它将分频输出脉冲整形为脉宽为1s、周期为2s的方波。然后再进行二分频得到如下图（b）所示占空比为50脉冲宽度为1s的方波信号，由此获得测量频率的基准时间。控制门可以用与门或或门来实现。（2）全波整流与波形整形电路如果我们能在给定的1s时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计电路设计在确定的时间（1s）内计数器的计数结果（被测信号频率）必须经锁定后才能获得
7、稳定的显示值。（5）电源：220V、50Hz计数器的作用是对输入脉冲计数。当采用与门时，秒信号为正时进行计数，当采用或门时，秒信号为负时进行计数。（3 3 3 3）分）分）分）分频频频频器器器器 分频器的作用是为了获得1s的标准时间。电路首先对上图所示的100Hz信号进行100分频得到如下图（a）所示周期为1s的脉冲信号。然后再进行二分频得到如下图（b）所示占空比为50脉冲宽度为1s的方波信号，由此获得测量频率的基准时间。利用此信号去打开与关闭控制门，可以获得在1s时间内通过控制门的被测脉冲的数目。分频器可以采用前面介绍过的方法，由计数器通过计数获得。二分频可以采用T触发器来实现。（4 4）信
8、号放大、波形整形电路）信号放大、波形整形电路）信号放大、波形整形电路）信号放大、波形整形电路为了能测量不同电平值与波形的周期信号的频率，必须对被为了能测量不同电平值与波形的周期信号的频率，必须对被为了能测量不同电平值与波形的周期信号的频率，必须对被为了能测量不同电平值与波形的周期信号的频率，必须对被测信号进行放大与整形处理，使之成为能被计数器有效识别测信号进行放大与整形处理，使之成为能被计数器有效识别测信号进行放大与整形处理，使之成为能被计数器有效识别测信号进行放大与整形处理，使之成为能被计数器有效识别的脉冲信号。信号放大与波形整形电路的作用即在于此。信的脉冲信号。信号放大与波形整形电路的作用
9、即在于此。信的脉冲信号。信号放大与波形整形电路的作用即在于此。信的脉冲信号。信号放大与波形整形电路的作用即在于此。信号放大可以采用一般的运算放大电路，波形整形可以采用施号放大可以采用一般的运算放大电路，波形整形可以采用施号放大可以采用一般的运算放大电路，波形整形可以采用施号放大可以采用一般的运算放大电路，波形整形可以采用施密特触发器。密特触发器。密特触发器。密特触发器。（5 5）控制门）控制门）控制门）控制门控制门用于控制输入脉冲是否送计数器计数。它的一个输入控制门用于控制输入脉冲是否送计数器计数。它的一个输入控制门用于控制输入脉冲是否送计数器计数。它的一个输入控制门用于控制输入脉冲是否送计数
10、器计数。它的一个输入端接标准秒信号，一个输入端接被测脉冲。控制门可以用与端接标准秒信号，一个输入端接被测脉冲。控制门可以用与端接标准秒信号，一个输入端接被测脉冲。控制门可以用与端接标准秒信号，一个输入端接被测脉冲。控制门可以用与门或或门来实现。当采用与门时，秒信号为正时进行计数，门或或门来实现。当采用与门时，秒信号为正时进行计数，门或或门来实现。当采用与门时，秒信号为正时进行计数，门或或门来实现。当采用与门时，秒信号为正时进行计数，当采用或门时，秒信号为负时进行计数。当采用或门时，秒信号为负时进行计数。当采用或门时，秒信号为负时进行计数。当采用或门时，秒信号为负时进行计数。（6 6 6 6）计
11、数器）计数器）计数器）计数器计数器的作用是对输入脉冲计数。根据设计要求，最高测量计数器的作用是对输入脉冲计数。根据设计要求，最高测量计数器的作用是对输入脉冲计数。根据设计要求，最高测量计数器的作用是对输入脉冲计数。根据设计要求，最高测量频率为频率为频率为频率为9999Hz9999Hz9999Hz9999Hz，应采用，应采用，应采用，应采用4 4 4 4位十进制计数器。可以选用现成的位十进制计数器。可以选用现成的位十进制计数器。可以选用现成的位十进制计数器。可以选用现成的十进制集成计数器。十进制集成计数器。十进制集成计数器。十进制集成计数器。（7 7 7 7）锁存器）锁存器）锁存器）锁存器在确定
12、的时间（在确定的时间（在确定的时间（在确定的时间（1s1s1s1s）内计数器的计数结果（被测信号频率）内计数器的计数结果（被测信号频率）内计数器的计数结果（被测信号频率）内计数器的计数结果（被测信号频率）必须经锁定后才能获得稳定的显示值。锁存器通过触发脉冲必须经锁定后才能获得稳定的显示值。锁存器通过触发脉冲必须经锁定后才能获得稳定的显示值。锁存器通过触发脉冲必须经锁定后才能获得稳定的显示值。锁存器通过触发脉冲的控制，将测得的数据寄存起来，送显示译码器。锁存器可的控制，将测得的数据寄存起来，送显示译码器。锁存器可的控制，将测得的数据寄存起来，送显示译码器。锁存器可的控制，将测得的数据寄存起来，送
13、显示译码器。锁存器可以采用一般的以采用一般的以采用一般的以采用一般的8 8 8 8位并行输入寄存器，为使数据稳定，最好采位并行输入寄存器，为使数据稳定，最好采位并行输入寄存器，为使数据稳定，最好采位并行输入寄存器，为使数据稳定，最好采用边沿触发方式的器件。用边沿触发方式的器件。用边沿触发方式的器件。用边沿触发方式的器件。（8 8 8 8）显示译码器与数码管）显示译码器与数码管）显示译码器与数码管）显示译码器与数码管显示译码器的作用是把用显示译码器的作用是把用显示译码器的作用是把用显示译码器的作用是把用BCDBCDBCDBCD码表示的十进制数转码表示的十进制数转码表示的十进制数转码表示的十进制数
14、转换成能驱动数码管正常显示的段信号，以获得数字显换成能驱动数码管正常显示的段信号，以获得数字显换成能驱动数码管正常显示的段信号，以获得数字显换成能驱动数码管正常显示的段信号，以获得数字显示。示。示。示。显示译码器的输出方式必须与数码管匹配。显示译码器的输出方式必须与数码管匹配。显示译码器的输出方式必须与数码管匹配。显示译码器的输出方式必须与数码管匹配。根据根据根据根据系统框图系统框图系统框图系统框图，设计出如，设计出如，设计出如，设计出如下下下下图所示的实图所示的实图所示的实图所示的实际际际际电路。电路。电路。电路。4 4 4 4实实实实际际际际电路电路电路电路图中，稳压电源采用图中，稳压电源
15、采用图中，稳压电源采用图中，稳压电源采用7805 7805 7805 7805 来实现，电路简单可靠，来实现，电路简单可靠，来实现，电路简单可靠，来实现，电路简单可靠，电源的稳定度与波纹系数均能达到要求。电源的稳定度与波纹系数均能达到要求。电源的稳定度与波纹系数均能达到要求。电源的稳定度与波纹系数均能达到要求。对对对对100Hz100Hz100Hz100Hz全波整流输出信号，由全波整流输出信号，由全波整流输出信号，由全波整流输出信号，由7 7 7 7位二进制计数器位二进制计数器位二进制计数器位二进制计数器74HC402474HC402474HC402474HC4024组成组成组成组成10010
16、0100100进制计数器来实现。计数脉冲下进制计数器来实现。计数脉冲下进制计数器来实现。计数脉冲下进制计数器来实现。计数脉冲下降沿有效。在降沿有效。在降沿有效。在降沿有效。在74HC402474HC402474HC402474HC4024的的的的 Q Q Q Q7 7 7 7、Q Q Q Q6 6 6 6、Q Q Q Q3 3 3 3端通过与门端通过与门端通过与门端通过与门加入反馈清零信号。当计数器输出为二进制数加入反馈清零信号。当计数器输出为二进制数加入反馈清零信号。当计数器输出为二进制数加入反馈清零信号。当计数器输出为二进制数1100100110010011001001100100（十进制
17、数为（十进制数为（十进制数为（十进制数为100100100100）时，计数器异步清零，）时，计数器异步清零，）时，计数器异步清零，）时，计数器异步清零，实现实现实现实现100100100100进制计数。为了获得稳定的分频输出，清进制计数。为了获得稳定的分频输出，清进制计数。为了获得稳定的分频输出，清进制计数。为了获得稳定的分频输出，清零信号与输入脉冲零信号与输入脉冲零信号与输入脉冲零信号与输入脉冲“与与与与”后再清零，使分频输出后再清零，使分频输出后再清零，使分频输出后再清零，使分频输出脉冲在计数脉冲为低电平时能保持高电平一段时脉冲在计数脉冲为低电平时能保持高电平一段时脉冲在计数脉冲为低电平时
18、能保持高电平一段时脉冲在计数脉冲为低电平时能保持高电平一段时间（间（间（间（10ms10ms10ms10ms）。）。）。）。电路中采用双电路中采用双JK触发器触发器74HC109中的一个中的一个触发器组成触发器组成T触发器。它将分频输出脉冲整形触发器。它将分频输出脉冲整形为脉宽为为脉宽为1s、周期为、周期为2s的方波。从触发器的方波。从触发器Q端端输出的信号加至控制门，确保计数器只在输出的信号加至控制门，确保计数器只在1s的的时间内计数。从触发器另一反相输出端输出的时间内计数。从触发器另一反相输出端输出的信号作为数据寄存器的锁存信号。信号作为数据寄存器的锁存信号。被被测测信号通信号通过过741
19、741组组成的运算放大器放大成的运算放大器放大2020倍后送施密特触倍后送施密特触发发器整形，得到能被器整形，得到能被计计数器有数器有效效识别识别的矩形波的矩形波输输出。通出。通过过由由74HC1174HC11组组成的控成的控制制门门送送计计数器数器计计数。数。为为了防止了防止输输入信号太入信号太强强损损坏集成运放，可以在运放的坏集成运放，可以在运放的输输入端并接两个保入端并接两个保护护二极管。二极管。频率计数器由两块双十进制计数器频率计数器由两块双十进制计数器频率计数器由两块双十进制计数器频率计数器由两块双十进制计数器74HC451874HC4518组成，最大组成，最大组成，最大组成，最大计
20、数值为计数值为计数值为计数值为9999HZ9999HZ。由于计数器受控制门控制，每次计数只在。由于计数器受控制门控制，每次计数只在。由于计数器受控制门控制，每次计数只在。由于计数器受控制门控制，每次计数只在JKJK触发器触发器触发器触发器QQ端为高电平时进行。当端为高电平时进行。当端为高电平时进行。当端为高电平时进行。当JKJK触发器触发器触发器触发器QQ端跳变至低电平端跳变至低电平端跳变至低电平端跳变至低电平时，另一反相输出端由低电平向高电平跳变，此时时，另一反相输出端由低电平向高电平跳变，此时时，另一反相输出端由低电平向高电平跳变，此时时，另一反相输出端由低电平向高电平跳变，此时8D8D锁
21、存器锁存器锁存器锁存器74HC37474HC374（上升沿有效）将计数器的输出数据锁存起来送显（上升沿有效）将计数器的输出数据锁存起来送显（上升沿有效）将计数器的输出数据锁存起来送显（上升沿有效）将计数器的输出数据锁存起来送显示译码器。计数结果被锁存以后，即可对计数器清零。由于示译码器。计数结果被锁存以后，即可对计数器清零。由于示译码器。计数结果被锁存以后，即可对计数器清零。由于示译码器。计数结果被锁存以后，即可对计数器清零。由于74HC451874HC4518为异步高电平清零，所以将为异步高电平清零，所以将为异步高电平清零，所以将为异步高电平清零，所以将JKJK触发器的反相输出触发器的反相输
22、出触发器的反相输出触发器的反相输出端同端同端同端同100HZ100HZ脉冲信号脉冲信号脉冲信号脉冲信号“与与与与”后的输出信号作为计数器的清零后的输出信号作为计数器的清零后的输出信号作为计数器的清零后的输出信号作为计数器的清零脉冲，由此保证清零是在数据被有效锁存一段时间（脉冲，由此保证清零是在数据被有效锁存一段时间（脉冲，由此保证清零是在数据被有效锁存一段时间（脉冲，由此保证清零是在数据被有效锁存一段时间（10ms10ms）以后再进行。以后再进行。以后再进行。以后再进行。显示译码器采用与共阴数码管匹配的显示译码器采用与共阴数码管匹配的CMOSCMOS电路电路74HC451174HC4511，4 4个数码管采用共阴方式，以个数码管采用共阴方式，以显示显示4 4位频率数字，满足测量最高频率为位频率数字，满足测量最高频率为9999Hz9999Hz的要求。的要求。感谢观看感谢观看