《高速电路信号完整性分析与设计十--仿真分析模型.pdf》由会员分享，可在线阅读，更多相关《高速电路信号完整性分析与设计十--仿真分析模型.pdf（39页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 1 第十第十章章 信号完整性仿真分析信号完整性仿真分析模型模型 仿真设计可行性和有效性取决于模型的建立，本章在介绍 SPICE 仿真模型基本原理及其存在的主要问题的基础上，重点介绍 IBIS 模型原理和应用。10.1 10.1 SPICESPICE 仿真模型仿真模型原理与使用原理与使用 1010.1.1 SPICE.1.1 SPICE 模型模型概述概述 Spice(Simulation Program with integrated Circuti Emphasis)是一种通用电路分析程序，能够分析和模拟一般条件下的各种电路特性。Spice 的发展已有 30 多年的历史。20 世纪 60 年
2、代中期，IBM 公司开发了 ECAP 程序。以此为起点，美国加州伯克利大学分校于 60 年代末开发了 CANCER 电路分析程序，并在此基础上，于 1972 年推出了 Spice 程序。1975 年后，伯克利大学又相继推出了升级版。Spice源程序是开放的，能够迅速的进行扩展和改进，使得它的电路分析功能不断扩充，算法不断完善，元器件和模型不断增加和更新，分析精度和运行时间也得到有效的改善，因而成为工业和科研上电路模拟的标准工具。Pspice 是 Spice 家族的一员，其主要算法与 Spice 相同。它是美国 Microsim 公司于 1984年推出的。随着版本的升级，Pspice 的功能不断
3、完善，具有高超的电路仿真能力。1010.1.2 SPICE.1.2 SPICE 的功能和特点的功能和特点 Spice 程序能够代替面包板、示波器等整个电子实验室的功能，对复杂的电路与系统进行分析，这主要是由于 Spice 程序含有高精度的元器件模型。获取准确的器件模型参数对于电路分析和设计人员来说是非常重要的（但又是困难的）。Spice 程序具有庞大的器件库。其中包括：（1）无源器件模型，如电阻，电容，电感，传输线等等；（2）半导体器件模型，如二极管，三极管，结型场效应管，MOS 场效应管等；（3）各种电源，包括线性和非线性的受控源，如独立电压源、电流源，受控电压源、电流源等；（4）A/D,D
4、/A 转换接口电路以及数字电路器件库。应用 Spice 程序，可以建立许多宏模型电路，这使得运算放大器、电压比较器等电路功能的模拟成为可能。应用 Spice 程序还可以进行多种电路分析，这些分析包括：非线性直流分析（.DC）,计算电路的直流工作点；线性小信号分析（.AC），分析电路的频率响应；瞬态分析（.TRAN），确定电路的时域响应；小信号电路直流传输特性分析（.TF）；2 直流灵敏度分析（.SENSS）；噪声分析（.NOISE），计算特定输出和输入节点的等效输出、输入噪声；输出变量的付里叶分析（.FOUR）（与瞬态分析同时完成）；温度分析（.TEMP）；数字电路分析，包括电路的逻辑运算和延
5、迟时间的计算；A/D,D/A 转换电路的分析；Pspice 程序与 Spice 程序和其他微机运行的 Spice 引伸版本相比，有以下特点：（1）提高了器件模型精度，增加了模型和器件的种类。（2）具有激励信号波形编辑功能，可以将需要的激励信号波形编辑成以时间，频率等参数为变量的图形，以便进行电路分析。（3）可输出曲线后外理程序（.Probe）。Probe 可以协助用户快确地观察电路特性，并具有软件测量功能。Probe 可以测量各种各样的基本电路特性和衍生的电路特性数据。利用曲线显示技术，Pspice 可以得到任意电路节点和支路的电压、电流波形；可以显示出一些由记录数据所衍生出来的波形数据，如波
6、特图、相位边界、迟滞图、上升时间等；可以定义多重窗口，在不同窗口显示不同信息，以利于电路特性比较，使用户能够轻松地出电路是否合乎要求。（4）可进行数字模拟和数模混合模拟。Spice 程序没有数字模拟功能，而 Pspice 有数模接口的 IO 电路，可以进行数模、模数信号转换，以及数字电路和数模混合电路的分析。（5）具有元件库扩展功能。尽管 Orcad Pspice A/D 已经建立了许多常用的电子元件模型，但是随着制版技术的进步和新的电子元件不断问世，可能会遇到元件库内没有的元件，这时用户可以用元件编辑程序新建或修改元件的特性，造出合乎要求的新元件模型。Parts软件具有参数提取功能，能通过用
7、户提供的简单测量数据，生成适用于电路模拟的模型、参数和特性曲线。所生成的 Pspice 格式的模型，既适用于建库，也可直接进行电路分析。（6）模块化和层次化设计。随着电路的日益庞大、复杂，电路设计的方法也趋于模块化和层次化。根据电路的特性和复杂程度，将整体电路切割成多个子电路，先绘制和模拟每一个子电路，待相关的子电路模拟全部完成后，再将它们组合起来进行仿真，最后完成整体电路。Orcad Pspice A/D 具有协助模块化和层次化设计所需的功能。（7）良好的人机界面和控制方式。Pspice 有 DOS 和 WINDOWS 两种版本，都以下拉式菜单的方式操作，对建立输入文件、结果显示、出错提示、
8、信息查询、状态设置、参数修改以及文件存取等提供了方便的工具，在电路模拟和文件建立等过程中，都有在线提示，初学者使用起来也很方便。10.1.310.1.3 SPICESPICE 模型的建模方法模型的建模方法和缺点和缺点 通常我们使用的器件有两种，一种是分立元器件，一种是芯片。根据器件的种类采取两种电路建模方法。3（1）基本器件模型。例如：电阻、电容、电感、普通三极管等，这些是构成一个电路的最基本的单元。通常采用物理法来建模，即以描述器件的物理性能的方程为出发点来建立器件的模型。同样一个器件不同工作频率下的模型是不同的。（2）芯片子电路器件模型。这一类模型是应用极为广泛的一种模型。现在电路设计的集
9、成度越来越高，芯片的应用是越来越广泛，因此必须要建立起芯片级的 SPICE 模型。芯片通常都是由一些基本的元件组成，把各个基本单元元件及其连接关系以网表的形式做成子电路，供其他的电路调用，就构成了一个芯片的子电路模型。通常采用黑箱（Black box）法来建模，即是把器件看作黑箱，着眼于端口的工作特性，用它构成模型。这两种方法特点见表 10-1。实际上，在实行模型化时，是将两种方法混合运用。表表 10-1 两种建模方法的比较两种建模方法的比较 物理法 黑箱法 1.不了解器件内部物理结构、性能无法实行模型化。1.不了解器件内部物理结构、性能时，可依端口特性实行模型化。2.各个参数与物理结构性能有
10、密切关系。2.各个参数与端口参数有密切关系。3.参数值的计算方法和测量较为繁琐。3.参数值几乎可直接机械测得，精度受限。4.分析结果精度可能很高。4.分析结果可靠。为了更好的对印刷电路板进行信号完整性的分析，硬件设计师通常需要利用 I/O 模型来仿真设计的模型。SPICE 模型作为电路级模型能够提供精确的仿真结果，但是 SPICE 模型却并不适合于板级仿真的需求，这是因为:1、用SPICE模型作小规模的电路（几十到几百个元件）的仿真尚是可以考虑的，如果用来作板级仿真，从时间上来说是无法承受的；2、由于SPICE模型需要详细的芯片内部的设计信息，所以出于可以理解的原因，半导体生产厂家不愿意提供芯
11、片的SPICE仿真模型；3、不同SPICE仿真器之间的相互不兼容性，SPICE模型格式缺乏共同的标准规范，以及用SPICE模型进行仿真时的收敛性问题也使得SPICE模型不适合用于作板级仿真。1010.2.2 IBISIBIS 仿真仿真模型模型原理与使用原理与使用 正是由于上一小节Spice模型的这些不足之处，促使了IBIS的产生。本章从这一节开始从整体上介绍IBIS模型，使读者能够对IBIS模型结构、建模方法和IBIS模型的使用有一定的认识和了解。10.2.1 10.2.1 IBISIBIS 模型模型概概述述 IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是由一些EDA厂
12、商、计算机制造商、半导体厂商和大学组成的IBIS的全称是Input/Output Buffer Information Specification（输入/输出缓冲信息规范）。它是为适应板级仿真和系统级仿真的 4 需求最早由Intel提出的一种行为级的模型标准，所谓行为级模型即不是从器件内部的具体结构和物理机理考虑建模问题，而是从电路外部在一定条件下测得的直流伏安和瞬态特性的数据表格，建立I/O缓冲器对外接布线网的时域宏模型，以便适应系统中信号完整性分析。IBIS 模型具有以下的优点：第一，IBIS 模型是行为级的模型，能够在板级仿真中提供可以忍受的速度，据实验对比表明用 IBIS 模型进行仿真
13、要比用 SPICE 模型进行仿真快 25 倍，而且用 IBIS 模型进行仿真没有收敛性问题；第二，IBIS 模型是基于电流/电压和电压/时间的查找表的，该数据表格由 SPICE 模型仿真得到或从芯片外部进行测试得到。因为其 V/I/C 关系仅仅反映的是整个缓冲器的外部节点信息，不涉及详细电路设计内容，因此对电路设计者来说没有用，但对于系统级互连设计者来说却非常理想，行为级的器件模型不泄露任何有关设计技术和底层布线过程的敏感信息，从而保护了研发者及经销商的知识产权；第三，有专门的组织从事 IBIS 模型格式的标准化方面的工作，这样 IBIS 模型很容易得到半导体供应商、仿真器供应商、用户等各个方
14、面的共同认可。所有这些就决定了 IBIS 模型必然成为标准的用于板级仿真乃至系统级仿真的标准模型。IBIS 的版本发布情况为：1993 年 4 月第一次推出 Version1.0 版，同年 6 月经修改后发布了Version1.1版，1994年6月在San Diego通过了Version2.0版，同年12月升级为Version2.1版，1995 年 12 月其 Version2.1 版成为 ANSI/EIA-656 标准，1997 年 6 月发布了 Version3.0版，同年 9 月被接纳为 IEC 62012-1 标准，1998 年升级为 Version3.1 版，1999 年 1 月发布
15、Version3.2 版，2004 发布 Version4.1 版本，2006 年推出了当前最新的版本 Version4.2 版本。1010.2.2.2 2 IBISIBIS 模型的模型的结构结构 IBIS 是经过电子工业协会 EIA 批准的一项标准(ANSI/EIA-656)。一个 IBIS 行为模型包含以 ASC格式给出的器件的 I-V 和 V-T 数据。这些数据由符合 IBIS 语法标准的关键词给出,这些关键词可用于描述工作状态下的器件的模拟行为。但是 IBIS 实际上不是一个模型，仿真器结合它提供的数据在基于某种算法来建立一个器件的行为模型。一个 IBIS 行为模型在某种程度上是以“I
16、BIS 文件”或“IBIS 数据手册”为参考的。图 10-1 IBIS 的模型框图 IBIS 模型是以元件为中心的，也就是说，一个 IBIS 文件允许模拟整个元件，而不仅仅是一个特定的输入、输出或 I/O 缓冲器。因而，除了器件缓冲器的电学特性参数以外，IBIS文件还包括器件的管脚信息以及器件封装的电学参数。一个完整的 I/O 端口的 IBIS 行为模 5 型由图 10-1 所示。图的左边是对应于输入管脚，右边是输出管脚。IBIS 模型的管脚模型是由关键词：电源钳位(PowerClamp)、地钳位(GNDClamp)、上拉(Pullup)、下拉(Pulldown)、输入或输出端电容(C_ co
17、mp)、开关Ramp以及封管寄生参数Package来描述。其中，地钳位、电源钳位和封装寄生参数是输入和输出模型所共有的，对输出模型还有开关、上拉、下拉关键词。这些关键词都是具体的参数来表征的。图 10-2 输出缓冲器的 IBIS 模型 图 102 是与图 101 所示的行为模型相对应的 IBIS 参数模型。图中模块 1 和模块 2表现了标准输出缓冲器的上拉和下拉晶体管，用Pullup和PulldownI/V 数据表来描述缓冲单元被驱向低电平或高电平时的伏安特性。模块 3 中的代表电源和地箝位保护电路，由GND Clamp和POWER ClampI/V 表格代表 ESD 和箝位二极管的伏/安特性
18、。模块 4 表示输出从一个逻辑状态转换到另一个逻辑状态，用Ramp中电压对时间的微分 dv/dt 来描述某一特定负载阻抗下输出波形的上升沿和下降沿。模块 5 代表硅片本身固有的寄生电容、封装的寄生参数特性，封装特性用 R/L/C_pkg（R_L_C_pkg）参数来描述，事实上这一参数只是一个粗略的模型参数，可以用精确的参数（R/L/C_pkg 或者封装模型中的 RLGC 矩阵）来取代这一参数。这里没有与 C_comp 相对应的 R_comp，是因为硅片本身的寄生电阻的影响已经包含在上、下拉电路和钳位保护电路的 V/I 特性中了。对输入结构模型而言，由于没有上拉和下拉结构，所以只包含模块 3 和
19、 5，即如图 103 所示。图 10-3 输入缓冲器的 IBIS 模型 一个基本的 IBIS 模型特性可由下列信息表示：（1）当输出为逻辑低电平时的 I/V 曲线，即下拉曲线。（2）当输出为逻辑高电平时的 I/V 曲线，即上拉曲线。（3）当输出电平低于地和高于电源 VCC 时输出 I/V 特性曲线，即电源箝位和地箝位 6 线。（4）输出逻辑状态的变换特性，即上升和下降曲线。（5）缓冲器的输出电容，即 C_comp。1010.2.2.3 3 IBISIBIS 模型模型语语法法 IBIS 语法规则的定义必须符合以下几个要求：除了保留词和关键词外，IBIS 文件是区分大小写的，文件名必须小写，小于
20、8 位，且符合 DOS 文件命名规则。保留词:POWER、GND、NC、NA。IBIS 文件每行不能超过 80 个字符。关键词要写入 中，而且必须从每行的第一列开始。规定电流流进元器件的方向为电流的正方向。IBIS 模型语法规则主要由 IBIS 文件头信息部分、器件描述部分、模型描述部分、封装描述部分等组成。下面就器件描述部分、模型描述等方面一一进行介绍。10.2.3.1 IBIS 开头信息 在进行 IBIS 模型描述之前时，必须对文件的基本信息有一定的描述，例如：一些关于版本日期和版本的信息，即描述文件的开头信息。IBIS Ver：IBIS 模型的版本。Comment Char：定义新的注释
21、符。File Name：文件名。File Rev：文件修订版本 Date：最新的修订日期 Source：信息来源 10.2.3.2 IBIS 器件描述 IBIS 文件中包含对于构成模型的基本器件的描述。对器件描述时应给出所有管脚号(一般只描述一些重要的管脚号,不重要的可以忽略)、信号名、模型名以及管脚的寄生参数。Component SXA_EX Manufacturer Actel Corporation Package|VQFP|variable typ min max R_pkg 120m 112m 128m 器件管脚的缺省封装参数 7 L_pkg 4.08nH 3.69nH 4.47nH
22、 C_pkg 0.37pF 0.35pF 0.40pF|Pin signal_name model_name R_pin L_pin C_pin 1 TTL3H TTL3H 2 PCI5H PCI5H 3 TTL5H TTL5H 4 PCI3H PCI3H 5 TTL3L TTL3L|Pin Mapping pulldown_ref pullup_ref gnd_clamp_ref power_clamp_ref|1 GND VCCIX 2 GND VCCIX 3 GND VCCIX 4 GND VCCIX 5 GND VCCIX GNDI GND NC VCCI NC VCCIX|Packa
23、ge描叙器件管脚的缺省封装参数，可以全局指定所有管脚到半导体芯片连接的封装寄生参数。如果Pin中的 R_pin、C_pin、L_pin 没有特定给出时，R_pkg,L_pkg,C_pkg将全局指定所有管脚到半导体芯片连接的封装寄生参数。Pin Mapping：描述给定的驱动器、接收器或终端与电源、地总线的连接关系。pulldown_ref：指明与该管脚相连的地总线 pullup_ref：指明与该管脚相连的电源总线 gnd_clamp_ref，power_clamp_ref：描述的是不同于先前的电源或地总线连接方式 对于差分模型的管脚：Diff_Pin inv_pin vdiff tdelay_
24、typ tdelay_min tdelay_max 2 3 0.005 0 NA NA 11 10 0 0 NA NA Vdiff：描述（的）输入或三态状况下的差分阈值电压，对于输出，差分阈值电压为 0。差分阈值电压将取代 Vinh 和 Vinl。如果差分管脚没有定义 Vdiff，只在model中定义了Vinh，则 Vdiff 为缺省值 200mV 管脚信息 电源和地总线分配 8 tdelay_typ,tdelay_min,tdelay_max：描述的是反向管脚相对同向管脚的延时。该值可以为任何极性。10.2.3.3 模型描述 1 1、输入模型、输入模型 输入模型可以被看为接收器的输入、受控输
25、入或驱动输入。当用 IBIS 文件进行输入到输出的仿真时，输出模型作为设备的驱动器同时输入模型作为设备的接收器。IBIS 规范用下列的一些关键词来定义输入模型结构。下列的关键词属于 IBIS 规范 3.2版本。Model:输入模型的名称。Model_type:模型的类别（例如：输入、输出等等）Vinh:最小的接收器输入阈值电压。接收器的阈值电压 Vinh 来自于数据手册。对于差分输入，在 Pin Mapping中定义的 Vdiff 参数将重设 Vinh 的值。Vinl:最大的接收器阈值电压。接收器的阈值电压 Vinl 来自于数据手册。对于差分输入，在Pin Mapping中定义的 Vdiff
26、参数将重设 Vinl 的值。C_comp:输入的芯片电容。它包括晶体管和电路元件的寄生电容，敷金属的电容和焊盘电容，不包括封装电容。Temperature Range:器件特定的工作温度。Voltage Range:器件指定的供应电压。GND Clamp Reference:关于地箝位电路的参考电压，在大多情况下，参考的电压为地。但是在某些情况下它将不同于地，如果地箝位的参考电压没有定义则地为默认的参考电压。GND Clamp:地箝位电路的 I/V 特性。数据是以地箝位的参考电压为参考的。这些数据是通过 Vtable=Vin-Ground Clamp Reference Voltage取得的。
27、数据范围在-VccVcc，二极管的曲线在-VCC到0这个范围内为一段斜线，0到VCC之间二极管处于正常的工作区域。Power Clamp Reference:电源箝位电路的参考电压。在大多数情况下，参考电压为供应电压，但是在某些情况下它将不同于 Vcc 或指定的供应电压。如果箝位参考电压没有指定则参考电压默认为指定的供应电压。Power Clamp:电源箝位电路的 I/V 特性。数据是以电源箝位的参考电压为参考的。IBIS 文件中数据是通过 Vtable=Power Clamp Reference VoltageVin。电源箝位数据的范围为 Vcc 到 2Vcc。电源箝位二极管的曲线在 VCC
28、 到 2VCC 范围内为一段斜线。正常工作下的电源箝位不包括 0 到 Vcc 范围内的数据，因为地箝位数据已经包括了这些数据。如果电源箝位也包含这个范围内的数据，则在正常工作范围内仿真器将对这些数据重复计算。电源和地箝位曲线定义了输入模型的 ESD 结构。当输入在 GND 和 VCC 之间时，电路处于 9 正常的工作状态。当电压大大的高于提供的 VCC 和低于 GND 时，其中的一个二极管打开用于阻止输入电路中出现过度的电压。对于典型的输入结构，电源箝位二极管在输入电压大于VCC+0.7V 的部分将会是一段斜线，地箝位曲线二极管当输入电压低于0.7V 的部分也将是一条斜线。下面是一个 IBIS
29、 LVDS 输入模型的例子：Model LVDS_INPUT Model_type Input Vinh=1.30|Vth Vinl=1.10|Vtl|TYP MIN MAX C_comp 3p 2.8p 3.2p|TYP MIN MAX Temperature Range 25 85 -40|TYP MIN MAX Voltage Range 2.5 2.375 2.625|GND Clamp|Vtable I(typ)I(min)I(max)|-2.50E+00 -5.70E-01 -5.32E-01 -6.12E-01 2.45E+00 7.30E-07 7.43E-07 7.18E-0
30、7|POWER Clamp|Vtable I(typ)I(min)I(max)0.00E+00 4.11E-10 5.49E-10 1.85E-10 -2.48E+00 3.19E-09 2.34E-09 2.40E-09|End LVDS_INPUT 输入的阈值电压,在输入模型中必须包含。地箝位 电源箝位 10 2 2、三态输出模型、三态输出模型 IBIS规范使用关键词来定义输出模型结构的电路元器件。下列的关键词是IBIS规范3.2版本在描述输出模型时所用的关键词：Model：输出模型的名称 Model_type：模型的类别 Enable：高电平有效或低电平有效 Polarity：同向或相对
31、的反向管脚。对于一对差分管脚当一个管脚为同向时，另一个则相对的为反向管脚。Vref：参考的基准电压 Vref/Rref/Cref：进行时序分析时测试负载电路的参考值，一般会在数据手册中给定。C_comp：输出结电容。它包含晶体管和电路的寄生电容，敷金属电容和焊盘电容，不包含封装电容。Temperature Range：指定（的）器件工作的温度范围。Voltage Range：器件指定的供应电源（VCC）。GND Clamp Reference：地箝位电路的参考电压。在大多数情况下以地为参考。但是在某种特定的情况可能不以地为参考，如果没有给出此项则默认以地为参考。GND Clamp：地箝位电路的
32、 I/V 特性。数据是以地箝位的参考电压为参考的。这些数据是通过 Vtable=Vin-Ground Clamp Reference Voltage取得的。数据范围在-VCCVCC，二极管的曲线在-VCC到0这个范围内为一段直线，0到VCC之间二极管处于正常的工作区域。Power Clamp Reference：电源箝位电路的参考电压。在大多数情况下，参考电压为供应电压，但是在某些特定情况下它将不同于 VCC 或指定的供应电压。如果箝位参考电压没有指定则参考电压默认为指定的供应电压。Power Clamp：电源箝位电路的 I/V 特性。数据是以电源箝位的参考电压为参考的。IBIS 文件中数据是
33、通过 Vtable=Power Clamp Reference VoltageVin。电源箝位数据的范围为 VCC 到 2VCC。电源箝位二极管的曲线在 VCC 到 2VCC 范围内为一段斜线。正常工作下的电源箝位不包括 0 到 Vcc 范围内的数据，因为地箝位数据已经包括了这些数据。如果电源箝位也包含这个范围内的数据，则在正常工作的范围内仿真器将对于这些数据重复计算。Pulldown Reference：下拉电路的参考电压。在大多数情况下是以地为参考的。但是在某种特定的情况下可能不以地为参考。如果没有给出此项则默认以地为参考。Pulldown：下拉电路的 I/V 特性。数据以下拉参考电压为参
34、考。IBIS 文件中的数据为 Vtable=Vin-Pulldown Reference Voltage。下拉数据的范围为-VCC 至 2VCC。Pullup Reference：上拉电路的参考电压。在大多数情况下以 VCC 为参考。但是有时候也不同于 VCC 或指定的供应电压。如果没有给出此项则默认为以指定的供应电源为参考。Pullup：上拉电路的 I/V 特性。数据以上拉参考电压为参考。IBIS 文件中的数据为 11 Vtable=Pullup Reference Voltage-Vin。上拉数据范围为-VCC 至 2VCC。Ramp：描述了输出上升和下降的边沿斜率 dv/dt_r 和 d
35、v/dt_f。斜率是通过测量曲线20和 80点取得的。R_load 是用来产生 dv/dt 数据的阻性负载，默认值为 50Ohms。Falling Waveform：输出逻辑状态从高到低时所需的时间，测试的负载为 R_fixture与 V-fixture 相连。Rising Waveform：输出逻辑状态从低到高时所需的时间，测试负载为 R_fixture 与V_fixture 相连。Model LVDS_3STATE_OUTPUT Model_type 3-state Enable Active-High Polarity Non-Inverting Vref=1.2 Vmeas=1.2 R
36、ref=50 Cref=5p|TYP MIN MAX C_comp 4p 3.5p 4.5p|Temperature Range 25 85 -40|Voltage Range 2.5 2.375 2.625|Pullup|Vtable I(typ)I(min)I(max)5 -45.69e-3 -38.31e-3 -59.04e-3 -2.5 206.9e-6 533.5e-6 103.6e-6|Pulldown|Vtable I(typ)I(min)I(max)-2.5 -45.73e-3 -38.15e-3 -59.34e-3 时序测试负载 上拉数据 下拉数据 12 5.0 23.23e
37、-3 9.51e-3 29.47e-3|GND Clamp|Vtable I(typ)I(min)I(max)-2.50E+00 -1.54E+00 -1.34E+00 -1.79E+00 2.45E+00 8.15E-10 1.05E-09 5.01E-10|POWER Clamp|Vtable I(typ)I(min)I(max)0.00E+00 8.83E-10 1.12E-09 5.50E-10 -2.48E+00 4.33E-09 3.87E-09 3.33E-09|Ramp|TYP MIN MAX dV/dt_r 241mV/.06997ns 229mV/.09485ns 245m
38、V/.04859ns dV/dt_f 241mv/.05878ns 229mV/.08440ns 245mV/.03894ns|R_load=50|Falling Waveform R_fixture=50 V_fixture=1.2 V_fixture_min=1.2 V_fixture_max=1.2|Time V(typ)V(min)V(max)0 1.401 1.385 1.405 9.90E-10 1.01 1.007 1.01 地箝位 电源箝位 下降波形的测试负载 13|Rising Waveform R_fixture=50 V_fixture=1.2 V_fixture_min
39、=1.2 V_fixture_max=1.2|Time V(typ)V(min)V(max)|0 1.01 1.008 1.01 9.90E-10 1.401 1.385 1.405|End LVDS_3STATE_OUTPUT 10.2.3.4 电路板的描述 板级元件是描述印刷电路板和底层的一般术语，它们可以通过一系列用户可见的管脚与另一个板相连。板极元件之间的互连性可以参照于电路板的描述文件。电路板描述适用于SIMM 和 DIMM 模块,MCMs,处理器模块和封装。电路板描述所需要的关键词：Begin Board Description：开始电路板描述文件，文件描述了管脚和其在板上元件之间
40、连接关系。Begin Board Description 16Meg8 SIMM Module Pin List：列出管脚名称以及与其连接的管脚号与数据 Pin List Signal-name A SIMM Board Example A1 GND A2 data1 A3 data2 A4 POWER5 这个管脚与 5v 电源相连 A5 NC 没有与任何管脚相连.etc 上升波形的测试负载 14 Path Description：Len、L、R 和 C 子参数给定长度、串联电感、电阻和每段路径描述中与地相连的电容，并用这些参数来描述管脚与其它管脚或集成电路板的管脚的连接关系。Fork 和 E
41、nd Fork 子参数用来描述分支电路路径。Path Description passThrul An Example Path For a SIMM Module Pin B5 Len=0 L=2.0n/Len=2.1 L=6.0n C=2.0p/Fork Len=1.0 L=1.0n C=2.0p/Node U23.15 Endfork Len=1.0 L=6.0n C=2.0p/PinA5 Reference Designator Map：参考节点的映射关系。Reference Designator Map External Part Reference Ref Des Filename
42、 Component name U23 pp100.ibs Pentium(R)-pro-processor U24 Simm.ebd 16Meg 36 SIMM Module U25 l s244.ibs National 74LS244a U26 rlok.ibs My-lok-pullup End Electrical Description：结束电路板的描述。1010.2.2.4 4 IBISIBIS 模型的建立模型的建立 一般来说，获取 IBIS 模型有三种途径：（1）通过 Internet 获取或从专业厂商处购买现成的模型；通过 Internet 虽然可以获得有限的免费的模型，但是
43、通常难以满足专门的设计需要；而在专业厂商处购买完整的模型库，则可能会由于代价过于昂贵而显得不太现实。（2）从已有的 SPICE 模型进行电路仿真而获得 IBIS 模型。（3）通过实际测量来创建 IBIS 模型。这当然不是一件简单的工作，可能需要相当昂贵的设备，但这样做可以获得自己需要的任意模型，具有相当的主动性。IBIS 模型数据可以通过四种途径组合得到：器件的数据手册、器件的 Spice 模型、测量、借用其它器件合法的数据。从大多数据手册都包括：器件名、生产厂商、管脚引线、vinl、vinh、电压范围、模型类别、测试负载、C-comp、极少数的数据手册中包含 IV 曲线、斜率、封装 RLC
44、参数、数据手册中不包括管脚（电源总线）的对应关系。下面主要讲述如何通过对 15 Spice 模型进行电路仿真和通过测量得到 IBIS 模型的封装寄生参数、C-comp、I/V 和 V/T数据。10.2.4.1 由 Spice 提取 IBIS 模型 由 Spice 提取 IBIS 模型要做以下准备工作:1、准备器件的管脚列表（.PIN）。2、准备一个仅用于 I-V 和 V-T 曲线仿真的纯 Buffer SPICE 网表。3、对每个 Buffer 运行仿真（.LIS）。4、将 Buffer 的仿真输出转化为 IBIS 形式（.MRx）。5、将独立的 Buffer IBIS 模型（.MRx）文件综
45、合成一个 IBIS 模型。6、运行 IBISchk3 来验证新的 IBIS 模型。7、运行 SPICE 和 IBIS 的仿真来修正新模型。由 Spice 提取 IBIS 模型转换步骤如下：1.1.准备准备 SPICESPICE 模型网表模型网表 1）首先要获得 buffer 的 SPICE 网表和 buffer 的作用文件 2）从 SPICE 网表中除去所有的关于封装、仿真源、传输线、测试负载等部分。3）确认明确如何将 buffer 连接到所需要的输入、使能、输出、电源、地、参考电压等等。4）明确 buffer 的工作条件：温度、电压、电压容限。2.2.I I-V V 曲线仿真曲线仿真 1）可
46、以使用.DC sweep 或者.TRAN 仿真。2）在某些情况下使用瞬态分析较好。3）在瞬态分析下应该使用较慢的转换斜率；如果转换斜率太快，在仿真时受 buffer 寄生电容的影响 就会改变实际的电流。I=C*dV/dt。4）设定典型、最小、最大曲线对应的温度、电压、扫描电压和时间阶跃值。5）在每种模式下（驱动高、低、三态）运行 buffer 仿真。6）产生不同的曲线。3.3.V V-T T 仿真仿真 1）使用瞬态.TRAN 仿真；2）选择足够小的时间间隔以获得详细曲线；3）确保仿真时间足够的长以使 buffer 的输出达到一个稳定状态；）设定与仿真最大、最小、典型曲线仿真相同的温度、电压；）
47、设定 R_fixture 的可能值（可以用 buffer 作为驱动器时的传输线阻抗值或者选择的R_fixture 作为负载时输出的电压摆幅为没有负载时的 1/2 到 2/3 之间）；16 6）确保当 R_fixture 连接至每一个电平（高电平、低电平或其它电平）时都运行了上升下降沿仿真，这样对于一个 CMOS buffer 来说至少有 4 条 V-T 曲线；7）每一条 V-T 曲线都有相同的时间参考；4.4.将仿真数据转换为将仿真数据转换为 IBISIBIS 格式格式 1）格式化仿真数据以适应后处理工具的需要；（该步骤在使用 IBISCenter 时可以省略，因为 HSPICE 产生的输出数
48、据文件能被 IBISCenter 直接读入）2）仿真数据后处理（包括 I-V 曲线的减除、箝位 I-V 曲线处理等，可由 IBISCenter 内部完成）；3）将数据转化为符合 IBIS 语法；4）将独立的 buffer 模型合成为完整的 IBIS 器件模型（此时还需要其它的相关信息，如：模型类型、Vinh、Vinl、C_comp、封装 LRC 参数、Vmeas、Vref、Rref、Cref、器件名、版权、模型来源等）；5.5.IBISIBIS 文件的处理和最大文件的处理和最大最小典型值最小典型值 10.2.4.2 通过测量建立 IBIS 模型 这一节将介绍（将讨论）测量 IBIS 模型参数的
49、基本步骤，创建 IBIS 模型所需要的基本参数包括上拉，下拉以及箝位的 I/V 曲线，封装参数，C-comp，上升下降速率（如下图10-4 所示）。图 10-4 1.1.在进行参数测量之前在进行参数测量之前必须必须需要收集一些信息：需要收集一些信息：（1）封装信息：即便对同一器件，所有采用的封装类型不同，则对应不同封装类型需要不同的模型，这是因为不同的封装类型将导致不同的寄生参数。（2）确定该 I/O 缓冲单元是否采用混合型电源，因为有时候，钳压保护电路与缓冲单元的上下拉电路使用不同的电源电压。（3）从器件的数据手册中查知器件正常工作的电压和温度范围，并确定哪些信号可从建模工作中忽略。（4）信
50、号名与管脚的信息以及各个管脚与焊盘连接的电气特性。17（5）确定该芯片（器件）需要多少个 I/O 模型，在一个芯片内可以采用多种缓冲单元设计方式。一般是使用尽量少或单一的输出结构来驱动芯片输出和 I/O 信号。对一个单一的输出结构，所有的输出和 I/O 信号均具有相同的 I_V 特性和上升/下降时间。然而，即便采用相同的缓冲单元设计方式的 I/O 和输出端也不定可以由同样的 I/O 缓冲单元模型来表示。因为在输出电容，信号功能（输出还是 I/O）以及封装寄生参数方向还存在差别，不同的信号可能需要不同的 I/O 缓冲单元模型，还有对于输入结构必须采用与输出结构不一样的模型，所以确定需要多少一个模