《实验三时序电路设计幻灯片.ppt》由会员分享，可在线阅读，更多相关《实验三时序电路设计幻灯片.ppt（15页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验三 时序电路设计第1页，共15页，编辑于2022年，星期五 实验准备实验准备n了解实验所用电路的引脚排列和了解实验所用电路的引脚排列和引脚功能引脚功能。n完成实验内容所要求的电路设计完成实验内容所要求的电路设计n自拟实验结果记录表格。自拟实验结果记录表格。第2页，共15页，编辑于2022年，星期五 实验目的实验目的1掌握RS触发器、D触发器、JK触发器的工作原理。2学会正确使用RS触发器、D触发器、JK触发器。实验项目一 基本触发器的功能测试第3页，共15页，编辑于2022年，星期五实验项目一 基本触发器的功能测试 1.用 74LS00构成一个 RS 触发器。给出R、S波形序列，进行波形仿
2、真，说明RS触发器的功能。2.D触发器DFF （双D触发器74LS74中一个D触发器）功能测试。D触发器的输入端口CLR是复位或清零，PRN是（置位）；给定D（数据）、CLK（时钟）波形序列，进行波形仿真，记录输入与输出Q波形。说明D触发器是电平触发还是上升沿触发，分析原因。3.JK触发器（双JK触发器74LS112中一个D触发器）功能测试与分析。JK触发器输入端口，CLR是复位端，PRN是置位端，CLK是时钟。给出ClK，J，K的波形，仿真JK触发器的功能，说明JK触发器的CLK何时有效。D触发器74LS74是上升沿触发，JK触发器74LS74是下降沿触发第4页，共15页，编辑于2022年，
3、星期五实验项目二 简单时序电路设计 实验目的n学习利用EDA工具设计简单时序电路流程和方法。n掌握原理图输入法完成电路设计n掌握简单时序电路的分析、设计、波形仿真、器件编程及测试方法第5页，共15页，编辑于2022年，星期五实验内容(一)1.用D触发器（74LS74）构成4位二进制异步计数器（分频器）(1)输入所设计的4位二进制计数器电路并编译。(2)建立波形文件，对所设计电路进行波形仿真。并 记录Q0、Q1、Q2、Q3的状态。(3)对所设计电路进行器件编程。将CLK引脚连接到 实验系统的单脉冲输出插孔，4位二进制计数器输 出端Q0、Q1、Q2、Q3连接到LED显示灯，CLR、PRN端分别连接
4、到实验系统两个开关的输出插孔。(4)由时钟CLK输入单脉冲，记录输入的脉冲数，同时 观测 Q0、Q1、Q2、Q3对应LED显示灯的变化情况第6页，共15页，编辑于2022年，星期五n2 用74LS163 构成N进制加法计数器的设计加法计数器的设计 (N=学号学号+5)，在QUARTUSII平台下,采用原理图输入,进行综合,仿真。74LS163为同步清零计数器.预置功能:在 CR端为1，LD端为0，在时钟共同作用下，CK上 跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能保持功能:CR和LD 为1，ET或EP任意一个为低电平计数器处于 保持功能，即输出状态不变。计数功能:只有四个控制输
5、入都为1，计数器（163）实现 模16加法计数，当Q3 Q2 Q1 Q0=1111时，RCO=1。实验内容(二)第7页，共15页，编辑于2022年，星期五74XX16XnGeneral DescriptionnThe 160A/161A/162A/163A are high-speed 4-bit synchronous counters.nThey are edge-triggered,synchronously presettable,and cascadablenMSI building blocks for counting,memory addressing,frequency di
6、vision andnother applications.The LS160A and LS162A count modulo 10(BCD).ThenLS161A and LS163A count modulo 16(binary.)nThe LS160A and LS161A have an asynchronous Master Reset(Clear)ninput that overrides,and is independent of,the clock and all other controlninputs.The LS162A and LS163A have a Synchr
7、onous Reset(Clear)input thatnoverrides all other control inputs,but is active only during the rising clocknedge.第8页，共15页，编辑于2022年，星期五74XX163引脚图第9页，共15页，编辑于2022年，星期五 74XX163时序图第10页，共15页，编辑于2022年，星期五手工设计方法设计方法:1.置零法2.置数法 当计数模长M大于10时，可用两片以上集成计数器级联触发器来实现。集成计数器可同步连接，也可以异步连接成多位计数器，然后采用反馈清零法或反馈预置法实现给定模长M计数。图所示为同步连接反馈清零法（a）及反馈置数法（b）实现模长48计数电路原理图。第11页，共15页，编辑于2022年，星期五n设计方法:n1.同步级联,整体反馈置零法n(用74XX163构成48进制加法计数器)手工设计技术设计举例手工设计技术设计举例第12页，共15页，编辑于2022年，星期五手工设计技术设计举例手工设计技术设计举例n n2.同步级联,整体反馈置数法第13页，共15页，编辑于2022年，星期五74XX112引脚图第14页，共15页，编辑于2022年，星期五74XX74引脚图第15页，共15页，编辑于2022年，星期五