《数电 第五章 触发器幻灯片.ppt》由会员分享，可在线阅读，更多相关《数电 第五章 触发器幻灯片.ppt（73页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数电课件 第五章 触发器第1页，共73页，编辑于2022年，星期六本章的内容本章的内容5.1 概述概述5.2 SR锁存器锁存器5.3 电平触发的触发器电平触发的触发器5.4 脉冲触发的触发器脉冲触发的触发器5.5 边沿触发的触发器边沿触发的触发器5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法*5.7 触发器的动态特性触发器的动态特性第2页，共73页，编辑于2022年，星期六5.1 概述概述能够存储能够存储1位二值信号的基本单元电路。位二值信号的基本单元电路。b.根据不同的输入信号可以置根据不同的输入信号可以置1或或0.3.分类：分类：2.触发器的特点触发器的特点：1.触发器触
2、发器：a.具有两个能自行保持的稳定状态，用来表示逻辑状态的具有两个能自行保持的稳定状态，用来表示逻辑状态的0和和1,或二进制数的或二进制数的0和和1;按触发方式：电平触发器、脉冲触发器和边沿触发器按触发方式：电平触发器、脉冲触发器和边沿触发器按结构：基本按结构：基本SR锁存器、同步锁存器、同步SR触发器、主从触发器、维持触发器、主从触发器、维持阻塞触发器、边沿阻塞触发器、边沿触发器等触发器等按逻辑功能方式：按逻辑功能方式：SR锁存器、锁存器、JK触发器、触发器、D触发器、触发器、T触发触发器、器、T 触发器触发器第3页，共73页，编辑于2022年，星期六5.1 概述概述根据存储数据的原理：静态
3、触发器和动态触发器，晶态触发器根据存储数据的原理：静态触发器和动态触发器，晶态触发器是靠电路的自锁来存储数据的，动态触发器是靠电容存储电荷是靠电路的自锁来存储数据的，动态触发器是靠电容存储电荷来存储数据的。来存储数据的。本章讲静态触发器，按照触发方式先介绍基本本章讲静态触发器，按照触发方式先介绍基本SR锁存器，再锁存器，再介绍电平触发的触发器、脉冲触发的触发器和边沿触发的触发介绍电平触发的触发器、脉冲触发的触发器和边沿触发的触发器。器。第4页，共73页，编辑于2022年，星期六5.2 SR锁存器锁存器 SR锁存器（又叫基本锁存器（又叫基本RS触发器）是各种触发器构成的基触发器）是各种触发器构成
4、的基本部件，也是最简单的一种触发器。它的输入信号直接作用在本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号触发器，无需触发信号一一、电路结构与工作原理、电路结构与工作原理1.由或非门构成由或非门构成：其电路及图形符号如图：其电路及图形符号如图4.2.1所示。所示。图图4.2.1第5页，共73页，编辑于2022年，星期六工作原理工作原理工作原理工作原理5.2 SR锁存器锁存器a.RD0，SD1图图4.2.1Q 0SD1RD0Q 0Q1b.RD1，SD0Q0RD1SD0Q=0Q 1锁存器的锁存器的1态态锁存器的锁存器的0态态置位端或置1输入端复位端或置0输入端第6页，共7
5、3页，编辑于2022年，星期六c.c.R RD D0 0，S SD D0 0Q*0SD0Q=0Q*1若若Q0图图4.2.15.2 SR锁存器锁存器Q-原态，Q*-新态Q*1RD0Q*=0Q*0若若Q1Q*Q 保持原态保持原态第7页，共73页，编辑于2022年，星期六d.d.R RD D1 1，S SD D1 15.2 SR锁存器锁存器图图4.2.1QQ =0，为禁态，为禁态，也称为不定态，即也称为不定态，即RD和和SD同时去掉高电平加同时去掉高电平加低电平，输出状态不低电平，输出状态不定，故输入端应该遵定，故输入端应该遵循循RDSD00000其特性表如表其特性表如表5.2.1所示所示第8页，共
6、73页，编辑于2022年，星期六2.2.由与非门构成由与非门构成由与非门构成由与非门构成：其电路及图形符号如图：其电路及图形符号如图：其电路及图形符号如图：其电路及图形符号如图4.2.24.2.2所示。所示。所示。所示。图图5.2.2 由与非门构成的由与非门构成的SR锁存器的电路及符号锁存器的电路及符号 功能表如表功能表如表功能表如表功能表如表5.2.25.2.2所示所示所示所示5.2 SR锁存器锁存器第9页，共73页，编辑于2022年，星期六二、动作特点二、动作特点二、动作特点二、动作特点5.2 SR锁存器锁存器在任何时刻，输入都能直接改变输出的状态。在任何时刻，输入都能直接改变输出的状态。
7、例例5.2.1 已知已知由与非门构成由与非门构成的的SR锁存器输锁存器输入端的波形，入端的波形，试画出输出端试画出输出端Q和和Q 的波形的波形解：波形如图解：波形如图5.2.3所示所示图图5.2.3第10页，共73页，编辑于2022年，星期六5.3 电平触发的触发器电平触发的触发器 在数字系统中，常常要求某些触发器在同一时刻动作，在数字系统中，常常要求某些触发器在同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做时钟信这就要求有一个同步信号来控制，这个控制信号叫做时钟信号（号（Clock），简称时钟，用），简称时钟，用CLK表示。这种受时钟控制的表示。这种受时钟控制的触发器统称为时钟
8、触发器。触发器统称为时钟触发器。一、电路结构与工作原理一、电路结构与工作原理 图图5.3.1所示为电平触发所示为电平触发SR触发器（同步触发器（同步SR触发器）的触发器）的基本电路结构及图形符号。基本电路结构及图形符号。图图5.3.1基本SR锁存器输入控制门只有在CLK1时，SR才能起作用第11页，共73页，编辑于2022年，星期六二、工作原理二、工作原理二、工作原理二、工作原理5.3 电平触发的触发器电平触发的触发器1.CLK0此时门此时门G3和和G4被封锁，输出被封锁，输出为高电平。为高电平。0对于由对于由G1和和G2构成的构成的SR锁存锁存器，触发器保持原态，即器，触发器保持原态，即Q*
9、=Q112.CLK1 此时门此时门G3和和G4开启，触开启，触发器输出由发器输出由S 和和R决定。决定。a.S=0,R=010011Q*=Q第12页，共73页，编辑于2022年，星期六b.b.S S=0,=0,R R=1=15.3 电平触发的触发器电平触发的触发器0111010Q*=0c.S=1,R=01101010Q*=1d.S=1,R=11110011Q*=Q*=1(禁态）禁态）第13页，共73页，编辑于2022年，星期六其功能如表其功能如表其功能如表其功能如表5.3.15.3.1所示所示所示所示5.3 电平触发的触发器电平触发的触发器0 00 0X XX X0 01 11 1X XX X
10、0 01 11 10 00 01 11 10 00 01 11 10 01 11*1*1 11 11 11*1*0 01 11 10 01 11 11 10 00 01 11 11 11 10 01 11 10 00 01 10 00 00 01 1表表5.3.1第14页，共73页，编辑于2022年，星期六 在某些应用场合，有时需要在时钟在某些应用场合，有时需要在时钟在某些应用场合，有时需要在时钟在某些应用场合，有时需要在时钟CLKCLK到来之前，先将到来之前，先将到来之前，先将到来之前，先将触发器预置成制定状态，故实际的同步触发器预置成制定状态，故实际的同步触发器预置成制定状态，故实际的同步
11、触发器预置成制定状态，故实际的同步SRSR触发器设置了异触发器设置了异触发器设置了异触发器设置了异步置位端步置位端步置位端步置位端S S D D 和异步复位端和异步复位端和异步复位端和异步复位端R R D D ，其电路及图形符号如图，其电路及图形符号如图，其电路及图形符号如图，其电路及图形符号如图5.3.25.3.2所示所示所示所示5.3 电平触发的触发器电平触发的触发器图图5.3.2当当CLK0情况下，情况下，S D 0，R D 1，Q1；S D 1，R D 0，Q0。不用设置初态时，。不用设置初态时，S D R D 1小圆圈表示低电平有效无小圆圈表示高电平控制第15页，共73页，编辑于20
12、22年，星期六三、三、三、三、电平触发方式的动作特点：电平触发方式的动作特点：电平触发方式的动作特点：电平触发方式的动作特点：在在CLK1期间，期间，S和和R的信号都能通过引导门的信号都能通过引导门G3和和G4门，门，从而引起从而引起SR锁存器的变化，从而使得触发器置成相应的状锁存器的变化，从而使得触发器置成相应的状态；态；5.3 电平触发的触发器电平触发的触发器在在CLK1的全部时间里的全部时间里S和和R的变化都将引起触发器输出端的变化都将引起触发器输出端状态的变化。状态的变化。这种在这种在CLK由由“0”到到“1”整个正脉冲期间整个正脉冲期间触发器动作的控制方触发器动作的控制方式称为式称为
13、电平触发方式电平触发方式第16页，共73页，编辑于2022年，星期六例例例例5.3.1 5.3.1 对于同步对于同步对于同步对于同步SRSR触发器，电路、时钟及输入端波形如图触发器，电路、时钟及输入端波形如图触发器，电路、时钟及输入端波形如图触发器，电路、时钟及输入端波形如图5.3.35.3.3所示，若所示，若所示，若所示，若Q Q 0 0，试画出，试画出，试画出，试画出Q Q和和和和 Q Q 的波形的波形的波形的波形 。5.3 电平触发的触发器电平触发的触发器解：输出波形如图解：输出波形如图5.3.3所示所示图图5.3.3第17页，共73页，编辑于2022年，星期六例例例例5.3.25.3.
14、2电路如图电路如图电路如图电路如图5.3.45.3.4所示，已知所示，已知所示，已知所示，已知S S、R R、R R D D和和和和CLKCLK的波形的波形的波形的波形,且且且且S S D D=1,=1,试画出试画出试画出试画出QQ和和和和Q Q 的波形。的波形。的波形。的波形。5.3 电平触发的触发器电平触发的触发器图图5.3.4解：其输出波形如图解：其输出波形如图5.3.5所示所示第18页，共73页，编辑于2022年，星期六5.3 电平触发的触发器电平触发的触发器第19页，共73页，编辑于2022年，星期六 由此例题可以看出，这种同步由此例题可以看出，这种同步RS触发器在触发器在CLK1期
15、间，期间，输出状态随输入信号输出状态随输入信号S、R的变化而多次翻转，即存在空翻现的变化而多次翻转，即存在空翻现象，降低电路的抗干扰能力。而且实际应用中要求触发器在象，降低电路的抗干扰能力。而且实际应用中要求触发器在每个每个CLK信号作用期间状态只能改变一次。另外信号作用期间状态只能改变一次。另外S和和R的取值的取值受到约束，即不能同时为受到约束，即不能同时为1.5.3 电平触发的触发器电平触发的触发器 为了适应单端输入信号为了适应单端输入信号的需要，有时将的需要，有时将S通过反相通过反相器接到器接到R上，如图上，如图5.3.5所示，所示，这就构成了电平触发的这就构成了电平触发的D触触发器发器
16、图图5.3.5第20页，共73页，编辑于2022年，星期六D D触发器的真值表如表触发器的真值表如表触发器的真值表如表触发器的真值表如表5.3.25.3.2所示所示所示所示此电路称为此电路称为D锁存器，其图形锁存器，其图形符号如图符号如图5.3.6所示，其特点是所示，其特点是在在CLK的有效电平期间输出状的有效电平期间输出状态始终跟随输入状态变化，即态始终跟随输入状态变化，即输出与输入状态相同。输出与输入状态相同。图图5.3.5表表5.3.25.3 电平触发的触发器电平触发的触发器第21页，共73页，编辑于2022年，星期六第22页，共73页，编辑于2022年，星期六第23页，共73页，编辑于
17、2022年，星期六第24页，共73页，编辑于2022年，星期六5.4 脉冲触发的触发器脉冲触发的触发器 为了避免空翻现象，提高触发器工作的可靠性，希望为了避免空翻现象，提高触发器工作的可靠性，希望在每个在每个CLK期间输出端的状态只改变一次，则在电平触期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。发的触发器的基础上设计出脉冲触发的触发器。一一、电路结构与工作原理、电路结构与工作原理 脉冲触发的脉冲触发的SR触发器是由两个同样的电平触发触发器是由两个同样的电平触发SR触发触发器组成器组成1.脉冲触发的脉冲触发的SR触发器（主从触发器（主从SR触发器）（触发器）（
18、MasterSlave SR FlipFlop）：）：典型电路结构形式如图典型电路结构形式如图5.4.1所示。所示。第25页，共73页，编辑于2022年，星期六5.4 脉冲触发的触发器脉冲触发的触发器图图5.4.1图图5.4.2由由由由GG5 5GG8 8构成主触发器，由构成主触发器，由构成主触发器，由构成主触发器，由GG1 1GG4 4构成从触发器，它们通过时钟连构成从触发器，它们通过时钟连构成从触发器，它们通过时钟连构成从触发器，它们通过时钟连在一起，在一起，在一起，在一起，CLKCLK从从从从CLK CLK ，其，其，其，其图形符图形符图形符图形符号如图号如图号如图号如图5.4.25.4
19、.2所示所示所示所示第26页，共73页，编辑于2022年，星期六工作原理工作原理:5.4 脉冲触发的触发器脉冲触发的触发器图图5.4.1在在CLK1时，主触发器按时，主触发器按S、R变化变化，而从触发器保持状而从触发器保持状态不变；态不变；在在CLK由由1 0（下降沿），主触发器保持，从触发器（下降沿），主触发器保持，从触发器随主触发器的状态翻转，故在随主触发器的状态翻转，故在CLK的一个周期内，触发器的一个周期内，触发器的输出状态之可能改变一次的输出状态之可能改变一次第27页，共73页，编辑于2022年，星期六 主从主从主从主从SRSR触发器的特触发器的特触发器的特触发器的特性表如表性表如表
20、性表如表性表如表5.4.15.4.1所示，和所示，和所示，和所示，和电平触发的电平触发的电平触发的电平触发的SRSR触发器相触发器相触发器相触发器相同，只是同，只是同，只是同，只是CLKCLK作用的时作用的时作用的时作用的时间不同间不同间不同间不同图图5.4.25.4 脉冲触发的触发器脉冲触发的触发器表表5.4.1表示延迟输出第28页，共73页，编辑于2022年，星期六例例例例5.4.1 5.4.1 图图图图5.4.35.4.3为主从型为主从型为主从型为主从型SRSR触发触发触发触发器输入信号波形，试画出输出端器输入信号波形，试画出输出端器输入信号波形，试画出输出端器输入信号波形，试画出输出端
21、Q Q 和和和和Q Q 的波形，设初态为的波形，设初态为的波形，设初态为的波形，设初态为“0”0”。5.4 脉冲触发的触发器脉冲触发的触发器图图5.4.2解：其输出波形如图解：其输出波形如图5.4.4所所示示第29页，共73页，编辑于2022年，星期六第30页，共73页，编辑于2022年，星期六注：主从注：主从注：主从注：主从SRSR触发器克服了同步触发器克服了同步触发器克服了同步触发器克服了同步SRSR触发器在触发器在触发器在触发器在CPCP1 1期间多次翻期间多次翻期间多次翻期间多次翻转的问题，但在转的问题，但在转的问题，但在转的问题，但在CLKCLK1 1期间，主触发器的输出仍会随输入期
22、间，主触发器的输出仍会随输入期间，主触发器的输出仍会随输入期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守的变化而变化，且仍存在不定态，输入信号仍遵守的变化而变化，且仍存在不定态，输入信号仍遵守的变化而变化，且仍存在不定态，输入信号仍遵守SRSR0.0.2 主从主从JK触发器：触发器：为了使主从为了使主从SR触发器在触发器在SR1时也有确定的状态，则将时也有确定的状态，则将输出端输出端 Q 和和 Q 反馈到输入端，这种触发器称为反馈到输入端，这种触发器称为JK触发器触发器（简称（简称JK触发器）。实际上这对反馈线通常在制造集成电触发器）。实际上这对反馈线通常在制造集成
23、电路时内部已接好。路时内部已接好。5.4 脉冲触发的触发器脉冲触发的触发器第31页，共73页，编辑于2022年，星期六图图图图5.4.5 5.4.5 为主从为主从为主从为主从JKJK触发器电路及其图形符号触发器电路及其图形符号触发器电路及其图形符号触发器电路及其图形符号5.4 脉冲触发的触发器脉冲触发的触发器电路电路图图5.4.5第32页，共73页，编辑于2022年，星期六工作原理：工作原理：5.4 脉冲触发的触发器脉冲触发的触发器 JK000主触发器保持原态，主触发器保持原态，则触发器（从触发器）则触发器（从触发器）也保持原态。即也保持原态。即Q*Q第33页，共73页，编辑于2022年，星期
24、六 J J0 0，K K1 101若若Q0，Q 15.4 脉冲触发的触发器脉冲触发的触发器S主主0R主主0主触发器保持原态主触发器保持原态Q*主主=Q主主=0在在CLK的的 ，从触发器也保持状态不变，即，从触发器也保持状态不变，即Q*=Q=0若若Q1，Q 0S主主0R主主1在在CLK1时，主触发时，主触发器翻转为器翻转为“0”，即，即Q*主主=0在在CLK的的 ，从触发器由，从触发器由“1”翻转为翻转为“0”，即，即Q*=0,Q*=1Q*=0第34页，共73页，编辑于2022年，星期六 J J1 1，K K0 010若若Q0，Q 15.4 脉冲触发的触发器脉冲触发的触发器S主主1R主主0在在C
25、LK1时，时，Q*主主=1，Q主主*=0在在CLK的的 ，从触发器由，从触发器由“0”翻转为翻转为“1”，即，即Q*=1若若Q1，Q 0S主主0R主主0Q*主主=Q*主主1在在CLK的的 ，即，即Q*=1,Q*=0Q*=1第35页，共73页，编辑于2022年，星期六J J1 1，K K1 111若若Q0，Q 15.4 脉冲触发的触发器脉冲触发的触发器S主主1，R主主0在在CLK1时，主触时，主触发器翻转为发器翻转为“1”即即 Q*主主=1在在CLK的的 ，从触发器由，从触发器由“0”翻转为翻转为“1”，即，即Q*=1若若Q1，Q 0S主主0R主主1在在CLK1时，主触发时，主触发器翻转为器翻转
26、为“0”，即，即 Q*主主=0在在CLK的的 ，即，即Q*=0,Q*=1Q*=Q 第36页，共73页，编辑于2022年，星期六其功能表如表其功能表如表5.4.2所示所示5.4 脉冲触发的触发器脉冲触发的触发器表表5.4.2第37页，共73页，编辑于2022年，星期六注：在有些集成触发器中，输入端注：在有些集成触发器中，输入端J和和K不止一个，这些输入端是与的不止一个，这些输入端是与的关系。如图关系。如图5.4.6为其逻辑符号图。为其逻辑符号图。5.4 脉冲触发的触发器脉冲触发的触发器二、脉冲触发方式的动作特点二、脉冲触发方式的动作特点二、脉冲触发方式的动作特点二、脉冲触发方式的动作特点1.分两
27、步动作：第一步在分两步动作：第一步在CLK1时，主触发器受输入信号控时，主触发器受输入信号控制，从触发器保持原态；第二步在制，从触发器保持原态；第二步在CLK 到达后，从触发器到达后，从触发器按主触发器状态翻转，故触发器输出状态只能改变一次；按主触发器状态翻转，故触发器输出状态只能改变一次；2.主从主从JK触发器在触发器在CLK1期间，主触发器只可能翻转一次，期间，主触发器只可能翻转一次，因为收到反馈回来的输出端的影响，故在因为收到反馈回来的输出端的影响，故在CLK1期间若输期间若输入发生变化时，要找出入发生变化时，要找出CLK 来到前的来到前的Q 状态，决定状态，决定Q*第38页，共73页，
28、编辑于2022年，星期六例例例例5.4.2 5.4.2 如图如图如图如图5.4.75.4.7所示的主从所示的主从所示的主从所示的主从JKJK触发器电路中，已知触发器电路中，已知触发器电路中，已知触发器电路中，已知CLKCLK、J J、K K的波形如图的波形如图的波形如图的波形如图5.2.85.2.8所示，试画出输出端所示，试画出输出端所示，试画出输出端所示，试画出输出端QQ和和和和 的波形。的波形。的波形。的波形。解：输出波形如图解：输出波形如图5.4.7所所示示5.4 脉冲触发的触发器脉冲触发的触发器图图5.4.7第39页，共73页，编辑于2022年，星期六例例例例5.4.3 5.4.3 已
29、知主从已知主从已知主从已知主从JKJK触发器触发器触发器触发器的输入及时钟波形如图的输入及时钟波形如图的输入及时钟波形如图的输入及时钟波形如图5.4.95.4.9所示，试画出输出端所示，试画出输出端所示，试画出输出端所示，试画出输出端QQ和和和和QQ 波形波形波形波形5.4 脉冲触发的触发器脉冲触发的触发器解：其输出波形如图解：其输出波形如图5.4.9所所示示11011100010图图5.4.9一次变化问题第40页，共73页，编辑于2022年，星期六例例例例5.4.45.4.4电路如图电路如图电路如图电路如图5.4.105.4.10所示，触发器为主从型所示，触发器为主从型所示，触发器为主从型所
30、示，触发器为主从型JKJK触发器，设其触发器，设其触发器，设其触发器，设其初态为初态为初态为初态为0 0。试画出电路在。试画出电路在。试画出电路在。试画出电路在CLKCLK信号的作用下，信号的作用下，信号的作用下，信号的作用下，Q Q、P P1 1、P P2 2的波形。的波形。的波形。的波形。解：其输出波形如图解：其输出波形如图5.4.10所示所示5.4 脉冲触发的触发器脉冲触发的触发器第41页，共73页，编辑于2022年，星期六5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点 由于由于JK触发器存在一次变化问题，所以抗干扰能力差。为触发器存在一次变化问题，所以抗干扰能力差
31、。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于定于CLK的下降沿（或上升沿）到达时刻的输入信号的状态，的下降沿（或上升沿）到达时刻的输入信号的状态，与与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。的其它时刻的信号无关。这样出现了各种边沿触发器。现在有利用现在有利用CMOS传输门的边沿触发器、维持阻塞触发传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种。进行电平配置的边沿触发器等等几种。第42页，共
32、73页，编辑于2022年，星期六一、电路结构和工作原理一、电路结构和工作原理一、电路结构和工作原理一、电路结构和工作原理1、用两个电平触发、用两个电平触发D触发器组成的边沿触发器触发器组成的边沿触发器5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点 电路如图电路如图5.5.1所示，其中所示，其中FF1和和FF2都是电平触发都是电平触发的的D触发器，它们触发器，它们之间也是通过时钟之间也是通过时钟相连。相连。图图5.5.1图图5.3.5第43页，共73页，编辑于2022年，星期六工作原理：工作原理：工作原理：工作原理：5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构
33、与动作特点当当CLK0，触，触发器状态不变，发器状态不变，FF1输出状态与输出状态与D相同；相同；图图5.5.1010101当当CLK1，即，即 ，触发器，触发器FF1状态与前沿到来之前的状态与前沿到来之前的D状态相同并保持（因为状态相同并保持（因为CLK10）。而与此同时，。而与此同时，FF2输出输出Q的状态的状态被置成前沿到来之前的被置成前沿到来之前的D的状态的状态，而，而与其它时刻与其它时刻D的状态无关。的状态无关。第44页，共73页，编辑于2022年，星期六2.利用利用CMOS传输门的边沿触发器传输门的边沿触发器电路如图电路如图5.5.2所示所示5.5 边沿触发器的电路结构与动作特点边
34、沿触发器的电路结构与动作特点图图5.5.201001010101DD D第45页，共73页，编辑于2022年，星期六5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点图图5.5.210110101010DD D D故这是一个上升沿触发的故这是一个上升沿触发的D触发器触发器第46页，共73页，编辑于2022年，星期六5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点图图5.5.2第47页，共73页，编辑于2022年，星期六其真值表如表其真值表如表其真值表如表其真值表如表5.5.15.5.1所示所示所示所示5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结
35、构与动作特点1 1X X1 10 0X X0 0X XX XX X表表5.5.1 为了实现异步置位和复位功能，则引入了为了实现异步置位和复位功能，则引入了SD和和RD置位端和复位端，其电路如图置位端和复位端，其电路如图5.5.3所示，其逻辑符号如图所示，其逻辑符号如图5.5.4所示。当所示。当 SD1，RD0时，时，Q1（置位）；当（置位）；当 SD0，RD1时，时，Q0（复位）。正常工作加低（复位）。正常工作加低电平电平图图5.5.3图图5.5.4第48页，共73页，编辑于2022年，星期六二、动作特点：二、动作特点：二、动作特点：二、动作特点：输出端状态的转换发生在输出端状态的转换发生在C
36、LK的上升沿到来时刻，而且的上升沿到来时刻，而且触发器保存下来的状态仅仅决定触发器保存下来的状态仅仅决定CLK上升沿到达时的输入上升沿到达时的输入状态，而与此前后的状态无关。状态，而与此前后的状态无关。5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点第49页，共73页，编辑于2022年，星期六第50页，共73页，编辑于2022年，星期六注：注：注：注：1.1.边沿触发器也有边沿触发器也有边沿触发器也有边沿触发器也有JKJK触发器，如利用传输时间的边沿触触发器，如利用传输时间的边沿触触发器，如利用传输时间的边沿触触发器，如利用传输时间的边沿触发器就是边沿发器就是边沿发器就是边
37、沿发器就是边沿JKJK触发器，它是在触发器，它是在触发器，它是在触发器，它是在CLKCLK的下降沿动作的。其逻的下降沿动作的。其逻的下降沿动作的。其逻的下降沿动作的。其逻辑符号和特性表如图辑符号和特性表如图辑符号和特性表如图辑符号和特性表如图5.5.65.5.6所示。所示。所示。所示。2.边沿触发器的边沿触发器的共同动作特点是共同动作特点是触发器的次态仅触发器的次态仅取决于取决于CP信号的信号的上升沿或下降沿上升沿或下降沿到达时输入的逻到达时输入的逻辑状态，故有效辑状态，故有效地提高了触发器地提高了触发器的抗干扰能力。的抗干扰能力。5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动
38、作特点第51页，共73页，编辑于2022年，星期六三、三、三、三、维持阻塞触维持阻塞触维持阻塞触维持阻塞触发器发器发器发器*(自学）自学）自学）自学）维持阻塞维持阻塞触发器是另一种触发器是另一种边沿触发器，其边沿触发器，其内部门电路主要内部门电路主要为为TTLTTL电路。电路。维持阻塞结构的维持阻塞结构的D触发器如图触发器如图5.5.5所示。所示。5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点1.电路结构及功电路结构及功能表：能表：第52页，共73页，编辑于2022年，星期六功能表如表功能表如表功能表如表功能表如表5.5.25.5.2所示。所示。所示。所示。表表5.5.2
39、5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点其中：其中：其中：其中：线为置线为置1线；线；为置为置0维维持线和置持线和置1阻塞线；阻塞线；置置0阻塞线。阻塞线。S D置位端，低电平有置位端，低电平有效；效；R D复位端，也是低复位端，也是低电平有效。正常工作时接高电平有效。正常工作时接高电平电平第53页，共73页，编辑于2022年，星期六2.2.工作原理：工作原理：工作原理：工作原理：5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点第54页，共73页，编辑于2022年，星期六四、四、利用传输延迟时间的边利用传输延迟时间的边沿触发器沿触发器(不讲，自学
40、）不讲，自学）5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点第55页，共73页，编辑于2022年，星期六5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类触发器按逻辑功能的分类(时钟触发器）时钟触发器）一一、SR触发器触发器 按照逻辑功能触发器可分为按照逻辑功能触发器可分为SR触发器、触发器、JK触发器、触发器、D触发器、触发器、T 触发器和触发器和T 触发器触发器 凡在时钟信号作用下，具有如表凡在时钟信号作用下，具有如表5.6.1的的功能的触发器称为功能的触发器称为SR触发器触发器表表5.6.12.约束条件约束条件1.定义
41、：定义：第56页，共73页，编辑于2022年，星期六5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法3.3.特性方程：特性方程：特性方程：特性方程：由特性表和约束条件画出输出端由特性表和约束条件画出输出端Q*的卡诺图为的卡诺图为表表5.6.1111则可写出触发器输出端的方程为则可写出触发器输出端的方程为则可写出触发器输出端的方程为则可写出触发器输出端的方程为SR触发器的特性方程。触发器的特性方程。第57页，共73页，编辑于2022年，星期六图图5.6.1被称为称为被称为称为SR触发器的状态转换图。触发器的状态转换图。注：描述触发器逻辑功能的方法有注：描述触发器逻辑功能的方法有特
42、性表、特性方程和状态转换图。特性表、特性方程和状态转换图。4.4.状态转换图：状态转换图：状态转换图：状态转换图：5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 将触发器的特性表用图形方式表现出来，即为状态转将触发器的特性表用图形方式表现出来，即为状态转换图换图图图5.6.1第58页，共73页，编辑于2022年，星期六5.5.逻辑符号逻辑符号逻辑符号逻辑符号5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 图图5.6.2为为SR触发器的逻辑符号，触发器的逻辑符号，触发器在时钟脉冲的下降沿动作触发器在时钟脉冲的下降沿动作图图5.6.2二二、JK触发器触发器1.定
43、义：定义：凡在时钟信号凡在时钟信号作用下，具有如表作用下，具有如表5.6.2的功能的触发的功能的触发器称为器称为JK触发器触发器表表5.6.2第59页，共73页，编辑于2022年，星期六2.2.特性方程：特性方程：特性方程：特性方程：由特性表可得输出端卡诺图为由特性表可得输出端卡诺图为5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法表表5.6.21111特性方程为特性方程为特性方程为特性方程为第60页，共73页，编辑于2022年，星期六3.3.状态转换图：状态转换图：状态转换图：状态转换图：5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 由特性表可得状态转换图
44、如图由特性表可得状态转换图如图5.6.3所示所示图图5.6.3表表5.6.2第61页，共73页，编辑于2022年，星期六4.4.逻辑符号：逻辑符号：逻辑符号：逻辑符号：逻辑符号如图逻辑符号如图5.6.4所示，主从结构的触发器是在时钟所示，主从结构的触发器是在时钟的下降沿动作的下降沿动作图图5.6.45.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法第62页，共73页，编辑于2022年，星期六三三三三 、T T 触发器触发器触发器触发器2.特性方程：特性方程：5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 凡在时钟信号作用下，具有表凡在时钟信号作用下，具有表5.6
45、.3所示功能的触发器所示功能的触发器称为称为T 触发器触发器1.定义：定义：由特性表可得由特性表可得第63页，共73页，编辑于2022年，星期六其逻辑符号如图其逻辑符号如图其逻辑符号如图其逻辑符号如图5.6.65.6.6所示，为边所示，为边所示，为边所示，为边沿触发器，时钟下降沿触发沿触发器，时钟下降沿触发沿触发器，时钟下降沿触发沿触发器，时钟下降沿触发5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法3.状态转换图：状态转换图：由特性表可得状态转换图如图由特性表可得状态转换图如图5.6.5所示所示图图5.6.54.逻辑符号：逻辑符号：图图5.6.6第64页，共73页，编辑于20
46、22年，星期六四四四四 、D D触发器触发器触发器触发器5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法2.特性方程：特性方程：凡在时钟信号作用下，具有表凡在时钟信号作用下，具有表5.6.4所示功能的触发器称为所示功能的触发器称为D触发器触发器1.定义：定义：由特性表可得由特性表可得第65页，共73页，编辑于2022年，星期六3.3.状态转换图：状态转换图：状态转换图：状态转换图：其逻辑符号如图其逻辑符号如图5.6.8所示，为边所示，为边沿触发器，时钟上升沿触发沿触发器，时钟上升沿触发5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 由特性表可得状态转换图如图由
47、特性表可得状态转换图如图5.6.7所示所示4.逻辑符号：逻辑符号：图图5.6.7图图5.6.8第66页，共73页，编辑于2022年，星期六例例例例5.6.1 5.6.1 利用利用利用利用JKJK触发器构成触发器构成触发器构成触发器构成D D触发器和触发器和触发器和触发器和T T触发器。触发器。触发器。触发器。解：解：三个触发器的状态方程为三个触发器的状态方程为其电路如图其电路如图5.6.9所示所示5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法第67页，共73页，编辑于2022年，星期六5.6.2 触发器的电路结构和逻辑功能、触发方式的关系触发器的电路结构和逻辑功能、触发方式的
48、关系5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法一、电路结构和逻辑功能一、电路结构和逻辑功能 触发器的电路结构和逻辑功能之间不存在固定的对应关触发器的电路结构和逻辑功能之间不存在固定的对应关系系 如如SR触发器可以是电平触发的同步结构，也有脉冲触发触发器可以是电平触发的同步结构，也有脉冲触发的主从结构的主从结构同步同步SR触发器触发器第68页，共73页，编辑于2022年，星期六主从结构的主从结构的主从结构的主从结构的SRSR触发器触发器触发器触发器图图5.4.15.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法同样的同样的JK触发器有主从结构的和维持阻塞结构的
49、触发器有主从结构的和维持阻塞结构的第69页，共73页，编辑于2022年，星期六二、电路结构和触发方式二、电路结构和触发方式二、电路结构和触发方式二、电路结构和触发方式5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 触发器的触发方式是由电路结构决定的，即电路结构形触发器的触发方式是由电路结构决定的，即电路结构形式与触发方式之间有固定的对应关系式与触发方式之间有固定的对应关系如如同步同步同步同步SR触发器属于电平触发，触发器属于电平触发，在在CLK1触发器动作触发器动作第70页，共73页，编辑于2022年，星期六采用主从结构的触发器，属于脉冲触发方式，是在采用主从结构的触发器，属
50、于脉冲触发方式，是在采用主从结构的触发器，属于脉冲触发方式，是在采用主从结构的触发器，属于脉冲触发方式，是在CLKCLK的下降的下降的下降的下降沿（沿（沿（沿（）触发器随输入动作如主从）触发器随输入动作如主从）触发器随输入动作如主从）触发器随输入动作如主从SRSR触发器和主从触发器和主从触发器和主从触发器和主从JKJK触发器触发器触发器触发器5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法第71页，共73页，编辑于2022年，星期六采用两个电平触发采用两个电平触发采用两个电平触发采用两个电平触发D D触发器构成的触发器、维持阻塞结构的触触发器构成的触发器、维持阻塞结构的触触发器