《2022年可编程逻辑器件PLD的使用.doc》由会员分享，可在线阅读，更多相关《2022年可编程逻辑器件PLD的使用.doc（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第二章 可编程逻辑器件PLD的使用2.1 可编程逻辑器件设计语言ABEL简介开发使用PLD系统时，应使用语言或逻辑图来描绘该PLD的功能，并通过编译、连接、适配，产生可对芯片进展编程的目的文件（该文件一般采纳熔丝图格式，如标准的JED文件），然后下载到芯片中。常用的可编程逻辑器件设计语言为ABEL-HDL（ABEL硬件描绘语言），它是DATA I/O开发的一种可编程逻辑器件设计语言，它支持绝大多数可编程逻辑器件。2.1.1 ABEL-HDL语言的根本语法在用ABEL-HDL进展逻辑设计时，描绘逻辑功能的源文件必须是符合ABEL-HDL语言语法规定的ASCII码文件。ABEL-HDL源文件是由各
2、种语句组成的，这些语句是由ABEL-HDL语言的根本符号构成的，这些符号必须满足一定的格式才能正确描绘逻辑功能。语句的一行最长为150个字符。在源文件的语句中，标识符、关键字、数字之间必须有一个空格，以便将它们分隔开来。但在标识符列表中标识符以逗号分隔。在表达式中，标识符和数字用操作符或括号分隔。空格、点号不能夹在标识符、关键字、数字之间。以大写、小写或大小写混合写的关键字被看作是同一个关键字，而以大写、小写或大小写混合写的标识符被看作是不同的标识符。（1）ASCII字符在ABEL-HDL语言中，可使用数字09，字母AZ、az，也可使用空格和以下特别符号：! # $ ? + * ( ) ; :
3、 - , . / %(2) 标识符标识符是用合法的ASCII字符定义的名字，其作用是标识器件、管脚、节点、集合、输入输出信号、常量、宏及变量。标识符必须符合下面的规定： 标识符的长度不能超过31个字符； 标识符必须以字母或下划线开场； 标识符其它的部分可为字母、数字及下划线； 标识符中你能包含空格； 除关键字外，标识符对字母大小写敏感；（3）常量在ABEL-HDL语言中，常量用于赋值语句、真值表和测试向量的表达。它能够是数值常量，也能够是非数值常量。（4）块块是包含在一对大括号中的文本，用于宏和指令。括号中的文本能够是一行，也能够是多行。块能够嵌套。（5）注释以双引号开场，以另一个双引号或行完
4、毕符号完毕。（6）运算符号运算符号见表2-1。表2-1 逻辑运算! (非)、（与）、#（或）、$（异或）、!$（同或）算术运算+、-、*、/、%（取模）、（右移）关系运算=、!=、=、=赋值运算=2.1.2 ABEL-HDL语言的根本构造ABEL-HDL语言源文件由一个或多个互相独立的模块组成，每个模块包含了一个完好的逻辑描绘。源文件中的所有模块都能够被ABEL-HDL软件同时处理。ABEL-HDL语言源文件举例如下,文件名为F456.ABL、模块名为M456、标题名为T456。标头段MODULE M456TITLE T456定义段IAB10 PIN 45; IAB9 PIN 44;IAB8
5、PIN 43;IAB7 PIN 42;IAB6 PIN 41;逻辑描绘段EQUATIONSIAB7=IAB9IAB8;IAB6=IAB9$IAB8;完毕段END 2.2 ISP Synario System简介ISP Synario System是一个集成环境，可使用ABEL-HDL语言编辑、编译及产生JED文件。这个软件的文件组织方法是：首先建立一个工程文件（扩展名为SYN），然后在工程文件中建立一个或多个逻辑功能描绘源文件（扩展名为ABL），在源文件中又包含一个或多个模块。在下面的步骤中，建立了一个工程文件（456.SYN）,其中包含一个逻辑功能描绘源文件（F456.ABL），在源文件F4
6、56.ABL中包含一个模块（M456）。最后经编译后产生的扩展名为JED文件为456.JED，和工程文件名一样。步骤如下：在使用该软件之前， PLD板上的串口线接到微机的串口，一般为COM1。 PLD板上的四个插座和FD-CES实验仪上对应的四个扁平电缆正确连接。 PLD板上的并口线接到微机的并口 将FD-CES实验仪上的SW/USER开关拨到SW位置 将FD-CES实验仪上的KAL/KAH、KBL/KBH、KCL/KCH开关分别拨到右、左、左位置，KRL/KRH开关拨到“上面”位置 打开FD-CES实验仪电源。1 找到桌面上的图标ISP Synario，双击启动，见图2-1。图2-12 Fi
7、leNew Project,出现图2-2，选择文件夹，输入工程名，创立新工程。图2-23在图2-3中双击Virtual Device,选择可编程芯片。图2-34选择ISP Synario Device list,在下面的列表中选择ispLSI 2096-80 TQFP128。图2-45SourceNew创立ABEL源文件，在图2-5中选择第二项建立ABEL模块。图2-56输入模块名、文件名和标题。图2-67输入并保存文件，见图2-7。图2-78按图2-7选择，单击Start按钮对源文件进展编译，产生JED文件，图2-9是正在编译。图2-8图2-99图2-10是编译完成后的窗口，对号表示无错误，
8、按扭Log能够看编译结果，见图2-11。图2-10图2-112.3 下载软件简介编译后要将生成的扩展名为JED的文件下载到实验板（PLD板）上的2096A，LATTICE公司提供了下载软件，下面是下载步骤。1首先将PLD板上的并口线接到微机的并口上，然后找到桌面上的图标WDOWNLD，启动该软件，出现图2-12的窗口。图2-122选择FileNewOptionISP Chain InterfacePlease select the default2096A，见图2-13。图2-133单击确定后出现窗口图2-14。图2-144选择Browse，找到要下载的JED文件，单击常用工具栏的下载图标（从左数第8个）即可。