《2022年半导体基础知识和半导体器件工艺(16).doc》由会员分享，可在线阅读，更多相关《2022年半导体基础知识和半导体器件工艺(16).doc（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、半导体根底知识和半导体器件工艺第一章 半導體基礎知識通常物質根據其導電功能不同可分成三類。第一類爲導體，它能够特别好的傳導電流，如：金屬類，銅、銀、鋁、金等；電解液類：NaCl水溶液，血液，一般水等以及其他一些物體。第二類爲絕緣體，電流不能通過，如橡膠、玻璃、陶瓷、木板等。第三類爲半導體，其導電才能介於導體和絕緣體之間，如四族元素Ge鍺、Si矽等，三、五族元素的化合物GaAs砷化鎵等，二、六族元素的化合物氧化物、硫化物等。 物體的導電才能能够用電阻率來表示。電阻率定義爲長1釐米、截面積爲1平方釐米的物質的電阻值，單位爲歐姆*釐米。電阻率越小說明該物質的導電功能越好。通常導體的電阻率在10-4歐
2、姆*釐米以下，絕緣體的電阻率在109歐姆*釐米以上。 半導體的性質既不象一般的導體，也不同于一般的絕緣體，同時也不僅僅由於它的導電才能介於導體和絕緣體之間，而是由於半導體具有以下的特别性質：(1) 溫度的變化能顯著的改變半導體的導電才能。當溫度升高時，電阻率會降低。比方Si在200時電阻率比室溫時的電阻率低幾千倍。能够利用半導體的這個特性製成自動操纵用的熱敏元件（如熱敏電阻等），但是由於半導體的這一特性，容易引起熱不穩定性，在製作半導體器件時需要考慮器件本身産生的熱量，需要考慮器件使用環境的溫度等，考慮如何散熱，否則將導致器件失效、報廢。(2) 半導體在遭到外界光照的作用是導電才能大大提高。如
3、硫化鎘遭到光照後導電才能可提高幾十到幾百倍，利用這一特點，可製成光敏三極管、光敏電阻等。(3) 在純淨的半導體中参加微量（千萬分之一）的其他元素（這個過程我們稱爲摻雜），可使他的導電才能提高百萬倍。這是半導體的最初的特徵。例如在原子密度爲5*1022/cm3的矽中摻進大約5X1015/cm3磷原子，比例爲10-7（即千萬分之一），矽的導電才能提高了幾十萬倍。物質是由原子構成的，而原子是由原子核和圍繞它運動的電子組成的。電子特别輕、特别小，帶負電，在一定的軌道上運轉；原子核帶正電，電荷量與電子的總電荷量一样，兩者互相吸引。當原子的外層電子缺少後，整個原子呈現正電，缺少電子的地点産生一個空位，帶正
4、電，成爲電洞。物體導電通常是由電子和電洞導電。前面提到摻雜其他元素能改變半導體的導電才能，而參與導電的又分爲電子和電洞，這樣摻雜的元素（即雜質）可分爲兩種：施主雜質與受主雜質。將施主雜質加到矽半導體中後，他與鄰近的4個矽原子作用，産生許多自由電子參與導電，而雜質本身失去電子构成正離子，但不是電洞，不能接受電子。這時的半導體叫N型半導體。施主雜質主要爲五族元素：銻、磷、砷等。將施主雜質加到半導體中後，他與鄰近的4個矽原子作用，産生許多電洞參與導電，這時的半導體叫p型半導體。受主雜質主要爲三族元素：鋁、鎵、銦、硼等。電洞和電子都是載子，在一样大小的電場作用下，電子導電的速度比電洞快。電洞和電子運動
5、速度的大小用遷移率來表示，遷移率愈大，截流子運動速度愈快。假设把一些電洞注入到一塊N型半導體中，N型就多出一部分少數載子電洞，但由於N型半導體中有大量的電子存在，當電洞和電子碰在一起時，會發生作用，正負電中和，這種現象稱爲複合。單個N型半導體或P型半導體是沒有什麽用处的。但使一塊完好的半導體的一部分是N型，另一部分爲P型，並在兩端加上電壓，我們會發現有特别惊奇的現象。假如將P型半導體接電源的正極，N型半導體接電源的負極，然後緩慢地加電壓。當電壓特别小時，一般小於0.7V時根本沒有電流流過，但大於0.7V以後，隨電壓的增加電流增加特别快，當電壓增加到一定值後電流幾乎就不變化了。這樣的連接方法爲正
6、向連接，所加的電壓稱爲正向電壓。將N型半導體接電源的正極，P型半導體接電源的負極，當電壓逐漸增大時，電流開始會有少量的增加，但達到一定值後電流就保持不變，並且電流值特别小，這個電流叫反向飽和電流、反向漏電流。當電壓繼續加到一定程度時，電流會迅速增加，這時的電壓稱爲反向擊穿電壓。這是由於載子（電子和電洞）的擴散作用，在P型和N型半導體的交界面附近，由於電子和電洞的擴散构成了一個薄層（阻擋層），這個薄層稱作PN接面。在沒有外加電壓時，PN接面本身建立起一個電場，電場的方向是由N區指向P區，從而阻止了電子和電洞的繼續擴散。當外加正電壓時，减弱了原來存在於PN接面中的電場，在外加電場的作用下，N 區的
7、電子不斷地走向P區，P區的電洞不斷地走向N區，使電流流通。當外加反向電壓時，加強了電場阻止電子和電洞流通的作用，因而電流特别難通過。這确实是PN接面的單向導電性。半導體二極體是由一個PN接面組成，而三極管由兩個PN接面組成：射極接面和集極接面。這兩個接面把電晶體分成三個區域：發射區、基區和集電區。由於這三個區域的電類型不同，又可分爲PNP電晶體和NPN電晶體。PNP電晶體和NPN電晶體雖然方式不同，但工作原理是一樣的，都能够用PN接面論來說明。第二章 半導體器件和工藝第一節 半導體器件的發展過程1947年發明了電晶體，有了最簡單的點接觸電晶體和接面型電晶體。五十年代初期才開始出現市售的電晶體産
8、品。在1959年世界上第一塊積體電路問世，由於當時工藝手段的缺乏，例如採用化學方法選擇的腐蝕臺面、蒸發時採用金屬掩模板來构成引線，使得線寬限制在100um左右，集成度特别低。在1961年出現了矽平面工藝後，利用氧化、擴散、光刻、外延、蒸發等平面工藝，在一塊矽片上集成多個元件，因而誕生了平面型積體電路。六十年代初，實現了平面積體電路的商品化，這時的積體電路是由二極體、三極管和電阻互連所組成的簡單邏輯門電路。隨後在1964年出現MOS積體電路，從此雙極型和MOS型積體電路並行發展，積體電路也由最初的小規模積體電路發展到中規模集成、大規模集成甚至於超大型積體電路。第二節 半導體器件的分類大多數半導體
9、器件能够分成四組：雙極器件、單極器件、微波器件和光子器件。雙極器件可分成PN接面二極體、雙極電晶體即三極管、晶體閘流管（又稱晶閘管、可控硅）。單極器件可分成接面型場效應電晶體（JFET）、金屬半導體場效應電晶體（MESFET）、MIS、金屬氧化物半導體場效應電晶體（MOSFET）。微波器件和光子器件各方面要求比較高，生産比較困難。目前本公司主要生産雙極器件（三極管和積體電路），另外還有少量的單極器件（場效應電晶體）和可控硅、芯片等。第三節半導體器件生産工藝概述半導體器件製造技術是一門新興的電子工業技術，它是發展電子電腦、宇航、通訊、工業自動化和家用電器等電子技術的基礎。半導體技術的發展是與半導
10、體器件的發展緊密相連的。如用合金技術製成的合金管，然後又相繼出現了合金擴散管、臺面管等。1960年左右矽平面工藝和外延技術的誕生，半導體器件的製造工藝獲得了严重打破，使得半導體器件向微型化、低功耗和高可靠性方向發展。平面電晶體具有許多優點：(一) 由于平面管在整個製造過程中硅片外表及最後的管芯外表都覆蓋有一層二氧化矽薄膜。使PN結面始終不直截了当裸露在外面，因而一方面可減少生産過程中遭到污染，同時也可防止在管子製成後環境中水汽、各種離子和氣體分子對PN接面狀態的影響，從而有效地提高了平面管的可靠性和穩定性。(二) 提高了電晶體的參數功能，主要是三項：1.噪音低。電晶體的低頻噪音與接面狀態關係特
11、别亲密，而平面管PN結面有二氧化矽保護，外表特别穩定，因而比其他類型的電晶體都要小。2.反向電流特別小。由於二氧化矽的保護，使接面比較潔淨，因而外表漏電流特别小，使得反向電流特別小。3.高頻大功率特性好。通過光刻和選擇擴散能够得到電極圖形十分精致複雜的電晶體，使電晶體的高頻大功率功能有了特别大的提高。(三)特別適合於大量的成批生産且參數一致性好。平面管管芯是用選擇擴散、蒸發電極等工藝製成，在矽片上可同時生産許多管芯，而且平面工藝比較穩定，重復性好，因而一致性也比其他類型的電晶體好。第四節矽外延平面管製造工藝以NPN管爲例矽外延平面管的結構如圖其主要工藝流程如下所示：（1）切、磨、抛襯底（2）外
12、延（3）一次氧化（4）基區光刻（5）硼擴散/硼注入、退火（6）發射區光刻（7）磷擴散（磷再擴）（8）低氧（9）刻引線孔（10）蒸鋁（11）鋁反刻（12）合金化 （13）CVD（14）壓點光刻（15）烘焙（16）機減（17）抛光（18）蒸金（19）金合金（20）中測。下面對上述各工序進行簡單說明。(1)切、磨、抛：根據管子的功能選擇相應的單晶矽，按要求的厚度沿（111）面進行切割，然後用金剛砂進行研磨，最後用抛光粉進行抛光，使外表光亮，無傷痕。(2)外延：在低電阻率的矽片上外延生長一層電阻率較高的矽單晶，這樣高電阻率的外延層可提高集電極的擊穿電壓，低電阻率的襯底矽片可降低集電極的串聯電阻，減少飽
13、和壓降。(3)一次氧化（基區氧化）：將矽片放在高溫爐中進行氧化使外表生長一層一定厚度的二氧化矽薄膜。(4)一次光刻（基區光刻）：在二氧化矽層上，按器件要求的基區圖形刻出視窗，使雜質只能通過此視窗進入矽片，而不能進入有二氧化矽覆蓋的矽片其他區域。基區光刻要求窗口、邊緣平坦，無小凸起和針孔。(5)硼擴散/硼注入、退火：採用擴散或注入的方法在N型的外延層中构成P型的導電區基區。採用注入的方法需使用退火來恢復注入對晶格的破壞以及啟動注入進的硼原子。(6)發射區光刻：爲發射區磷擴散刻出一定圖形的視窗。要求同基區光刻。(7)磷擴散（磷再擴）：构成發射區的過程。改變再擴條件來改變參數 值和BVCEO的值。(
14、8)低氧：在整個矽片上生長一層氧化層以進行引線光刻，同時也可進行放大係數的微調。(9)引線孔光刻：刻出電極引線接觸窗口。要求引線孔不刻偏，減少針孔。(10)蒸鋁：用真空蒸發的方法將鋁蒸發到矽片外表。(11)反刻鋁：刻蝕掉電極引線以外的鋁層，留下電極窗口處的鋁作爲電極內引線。(12)合金化：蒸發在矽外表的鋁和矽之間的接觸不是歐姆接觸，必須通過合金化使其變成歐姆接觸。(13)CVD：在矽片外表澱積一層二氧化矽，作爲佈線的最後鈍化層，作爲電極間絕緣，消除有害缺陷。(14)壓點光刻：刻蝕出壓焊點。(15)烘焙：改變矽片的外表狀況，減小小電流不好。(16)機減：根據矽片功率耗散的要求，減薄至所要求的厚度
15、。(17)抛光：使減薄後的外表更加平坦。(18)蒸金：在矽片背面蒸上一薄層高純度金，提高電路的開關速度，而且便於以後晶片燒結。(19)金合金：使金與矽构成更好的接觸，防止在燒結時金脫落。(20)中測：將參數不合格的管芯剔除。半導體積體電路製造工藝根本與平面電晶體差不多。具體流程如下：（1）襯底製備 (2)埋層氧化 (3)埋層光刻 (4)埋層擴散 (5)外延 (6)隔離氧化 (7) 隔離光刻 (8)隔離擴散 (9)基區氧化 (10)基區光刻 (11)硼擴散/硼注入、退火 (12)發射區光刻(13)磷擴散(磷再擴) (14)低氧 (15)刻引線孔 (16)蒸鋁 (17)鋁反刻 (18)合金化 (1
16、9)CVD(20)壓點光刻 (21)烘培 (22)中測。 積體電路製造工藝所特有的工藝： (1) 埋層擴散：在襯底上构成高濃度的N+擴散區。這是由於積體電路是各電晶體的集電極引出線是從矽片正面引出的，這樣從集電極到發射極的電流必須從高阻的外延層流過，這相當於串聯了一個特别大的電阻，使電晶體的飽和壓降增大，因而增加了一道埋層擴散從而降低串聯電阻，減小電晶體飽和壓降。 (2) 隔離擴散：由於積體電路由假设干個電晶體構成，因而有假设干個集電極區，電路工作時它們並不處在同一電位下，因而必須從電學上將它們隔離開。隔離擴散的目的是构成穿透外延層的P+隔離槽，把外延層分割成假设干個彼此獨立的隔離島。下面對主
17、要工藝程序進行敍述。第五節單晶拉制和襯底製備半導體單晶是製造半導體器件的基礎材料。單晶材料是由多晶材料經過提純、摻雜和拉制等工序而制得的。單晶材料還要經過切片、研磨、倒角、腐蝕和抛光等工序的加工，以獲得符合一定標準(厚度、晶向、平坦度和損傷層)的單晶薄片，才能够供給外延或管芯製造使用。這種單晶材料的加工過程稱爲襯底製備。先由石英砂和一定純度的碳生成工業用矽，純度約98%。工業用矽經過加工變成多晶矽，純度達到六七個“9”。多晶矽採用直拉法或懸浮區熔法來拉制單晶棒，在拉制的過程中根據需要摻入微量的雜質，构成一定電阻率的P型單晶棒或N型單晶棒。單晶棒沿一定的晶向切割成大圓片。大圓片現在有3吋、4吋、
18、5 吋、6吋、8吋、12吋等幾種類。所有大圓片都有一個主參考面。工業上主要使用兩種晶面，即111和100，又加上第二參考面既能識別大圓片是111，還是100面，又能區分是N型還是P型。沿平行或垂直於參考面的方向，分割器件管芯比較容易裂開，晶片的碎屑對鋁條的劃傷和劃片中管芯的損壞率，也能滿足自動化作業的要求。在經過研磨、倒角、腐蝕和抛光，消除晶片外表的損傷和切片操作時産生的應力；使矽片有特别好的清潔度和平坦度，這時矽片就可用於外延或生産了。由於襯底材料的型號、晶向和電阻率的不同，因而當片子串了時特别容易導致報廢。第六節 外延工藝在一定的條件下，在一塊經過仔細製備的單晶襯底上沿著原來的結晶軸方向，
19、生長出一層導電類型、電阻率、厚度和晶格結構、完好性等都符合要求的新單晶層的過程，稱爲外延。這層單晶層叫做外延層。由於許多半導體器件是直截了当製作在外延層上的，外延層質量的好壞，將直截了当影響器件的功能。外延層的質量通常是應滿足以下要求：完好性的晶體結構、精確而均勻的電阻率，均勻的外延層厚度、外表應光潔、無氧化、無雲霧、外表無缺陷（一般指角錐體、亮點和星型缺陷等）和體內缺陷（一般指位錯、層錯和滑移線等）要少，對於積體電路的隱埋層還要求無圖形畸變現象等。目前在生産中常見的外延質量有角錐體，常說的矽渣，嚴重影響光刻質量，影響産品的合格率；電阻率不均勻，影響産品參數的操纵，特别容易導致參數不合格報廢。
20、需要外延前留意矽片外表的清洗，減少缺陷，操纵好外延的均勻性不是特別的好，因而串片特别容易導致參數不合格。第七節 氧化工藝一、 化工藝的種類在半導體生産中有許多種氧化工藝，比較常用的氧化工藝爲熱氧化。矽的熱氧化按下面化學反應式進行氣體種類 反應式 速度O2（乾） Si+O2SiO2 慢H2O或(H2+O2) Si+2H2OSiO2+2H2 快在氧化過程中要耗费一定量的矽生成一定厚度的二氧化矽。乾氧氧化的速度比較慢適合生長比較薄的氧化層。濕氧氧化速度比較快適合生長比較厚的氧化膜，但氧化層緻密性不好，光刻容易産生浮膠現象，因而在做濕氧氧化工藝時，通常採用乾氧濕氧乾氧的氧化工藝方法生長二氧化矽薄膜。二
21、、 氧化矽薄膜的作用二氧化矽薄膜最重要的應用是作爲雜質選擇擴散的掩蔽膜，因而需要一定的厚度來阻擋雜質擴散到矽中。二氧化矽還有一個作用是對器件外表保護和鈍化。二氧化矽薄膜還可作爲某些器件的組成部分：（1）用作器件的電絕緣和隔離。（2）用作電容器的介質材料。（3）用作MOS電晶體的絕緣柵介質。三、氧化矽薄膜常見的問題1、 厚度均勻性問題。造成不均勻的主要缘故是氧化反應管中的氧氣和水汽的蒸汽壓不均勻，此外氧化爐溫度不穩定、恒溫區太短、水溫變化或矽片外表狀態不良等也會造成氧化膜厚度不均勻。膜厚不均勻會影響氧化膜對擴散雜質的掩蔽作用和絕緣作用，而且在光刻腐蝕時容易造成局部鑽蝕。2、 外表斑點。造成斑點的
22、缘故有：（1）氧化前外表處理不好。（2）氧化石英管長期處於高溫下，産生一些白色薄膜落在矽片外表上。（3）水蒸汽凝聚在管口构成水珠濺在矽片外表上或水浴瓶中的水太滿造成水珠射入石英管內，或清洗殘留的水迹。出現斑點後斑點處的薄膜對雜質的掩蔽才能比較低，從而造成器件功能變壞，突出的大斑點會影響光刻的對準精度。3、 氧化膜針孔。當矽片存在位錯和層錯時就會构成針孔，它能使擴散雜質在該處穿透，使掩蔽失效，引起漏電流增大，耐壓降低，甚至穿透，還能造成金屬電極引線和氧化膜下面的區域短路造成失效。4、 反型現象。由於外表玷污，氧化膜中存在大量的可移動的正電荷，如鈉離子、氫離子、氧空位等使P型矽一側感應出負電荷，從
23、而出現了反型。5、 熱氧化層錯。産生的缘故有：（1）矽片本身的微缺陷。（2）磨抛或離子注入造成的外表損傷，外表玷污。（3）高溫氧化中産生的熱缺陷和熱應力。四、厚度的檢查測量厚度的方法特别多，有雙光干预法、電容壓電法、橢圓偏振光法、腐蝕法和比色法等。在精度不高時，可用比色法來簡單判斷厚度。比色法是利用不同厚度的氧化膜在白光垂直照射下會呈現出不同顔色的干预條紋，從而大致判斷氧化層的厚度。顔色 氧化膜厚度（埃）灰 100黃褐 300藍 800紫 1000 2750 4650 6500深藍 1500 3000 4900 6800綠 1850 3300 5600 7200黃 2100 3700 5600
24、 7500橙 2250 4000 6000紅 2500 4350 6250第八節擴散工藝擴散技術是在高溫條件下，將雜質原子以一定的可控量摻入到半導體中，以改變半導體基片（或已擴散過的區域）的導電類型或外表雜質濃度。一、 擴散工藝的優點擴散工藝具有以下幾方面的優越性：（1）能够通過對溫度、時間等工藝條件的準確調節，來操纵PN接面的深度和電晶體的基區寬度，並能獲得均勻平坦的接面。（2）能够通過對擴散工藝條件的調節與選擇，來操纵擴散層外表的雜質濃度及其雜質分佈，以滿足不同器件的要求。（3）與氧化、光刻和真空鍍膜等技術相組合构成的矽平面工藝有利於改善電晶體和積體電路的功能。（4）重復性好，均勻性好，適
25、合與大批量生産。二、 擴散方法在電晶體和積體電路的製造中，雖然採用的擴散工藝各不同，但是可分成一步法擴散和兩步法擴散。兩步法擴散分預澱積和再分佈兩步進行。一步法與兩步法中的預澱積一樣屬於恒定外表源擴散，而兩步法中的再分佈屬於限定外表源擴散。由於恒定源和限定源兩者的邊界和初始條件不同，雜質在矽中的分佈狀況也各不一样。 在恒定源擴散過程中，矽片外表與濃度始終不變的雜質（氣體或固體）相接觸，即在整個擴散過程中矽片外表濃度NS不變，但與擴散雜質的種類、雜質在矽中的固溶度和擴散溫度有關。矽片內部的雜質濃度隨時間的增加而增加，隨離矽片外表距離的增加而減少。在限定源擴散過程中，矽片內的雜質總量保持不變，沒有
26、外來雜質的補充，只依托澱積在矽片外表上的那一層數量有限的雜質原子，向矽片體內繼續進行擴散，在擴散溫度恒定時，隨擴散時間的增加，一方面矽片外表的雜質濃度將不斷地下降。三、擴散參數擴散工序不論是預澱積還是再擴散，至少需要兩個參數來進行檢測：（1）薄層電阻RS（/ ）；(2) 擴散結深X j（um）。薄層電阻Rs又稱方塊電阻R，它表示外表爲正方形的擴散薄層在電流方向(電流方向平行于正方形的邊)上所呈現的電阻。薄層電阻的大小與薄層的長度無關，而與薄層的平均電導率成反比，與薄層厚度（即接面深度）成反比。擴散接面Xj确实是PN接面所在的幾何位置，也能够說是P型雜質濃度與N型襯底雜質相等的地点到矽片外表的距
27、離（或者N型雜質濃度與P型襯底雜質相等的地点到矽片外表的距離）。四、擴散常見的質量問題(1) 合金點和破壞點：在擴散後有時可觀察到擴散窗口的矽片外表上有一層白霧狀的東西或有些小的突起，用顯微鏡觀察時前者是一些黑色的小圓點，後者是一些黃亮點、透明的突起，小圓點稱爲合金點，透明突起稱爲破壞點。雜質在這些缺陷處的擴散速度特別快，造成結平面不平坦，PN接面低擊穿或分段擊穿。(2) 外表玻璃層。硼和磷擴散之後，往往在矽片外表构成一層硼矽玻璃或磷矽玻璃，這是由於擴散溫度過高或擴散時間過長産生的，此玻璃層與光刻膠的粘附性極差，光刻腐蝕時容易脫膠或産生鑽蝕，而且該玻璃層不易腐蝕。(3) 白霧。這種現象在固一固
28、擴散及液態源磷擴散經常發生。主要缘故是澱積二氧化矽層（含雜質源）時就産生了，或在磷擴散時磷雜質濃度過高以及石英管中偏磷酸産生大量的煙霧噴射在矽片外表，在快速冷卻過程中産生。光刻時容易造成脫膠或鑽蝕。(4) 方塊電阻偏大或偏小。方塊電阻的變化反映了擴散到矽中的雜質總量的多少，容易造成管芯數不易操纵。第九節光刻工藝光刻是一種圖形複印和化學腐蝕相結合的精细外表加工技術。光刻的目的确实是按照器件設計的要求，在二氧化矽薄膜或金屬薄膜上面，刻蝕出與掩摸版完全對應的幾何圖形，以實現選擇性擴散和金屬薄膜佈線的目的。光刻工藝流程一般分爲塗膠、前烘、曝光、顯影、堅膜、腐蝕和去膠等步驟。光刻質量要求：（1）刻蝕的圖
29、形完好、尺寸準確、邊緣整齊、線條陡直。（2）圖形內無小凸起、無針孔、不染色、刻蝕乾淨。（3）矽片外表清潔、發花、沒有殘留的被腐蝕物質。（4）圖形套合十分準確。第三章 銷售需知1. 我司目前晶片主要銷售的品種有TRSCRTRIACJEFT。（指UTC）2. 客戶詢問時多會問成品名稱，一種成品名稱可能對應一種版圖的晶片，也可能對應多個版圖晶片（如9012對應96110.44*0.44和20020.4*0.4），特别多客戶爲了降低本钱原意選擇小版圖晶片（因小版圖晶片單只管芯本钱較低），但也有客戶擔心小版圖晶片特性會出問題，同樣的成品名稱可能有大小功率之分，如客戶問8050，則需確認爲大功率(晶片96
30、04NA)的還是小功率的(晶片9611N)。3. 晶片名稱爲我們本人起的名稱，多與此品種光刻板的名稱對應，9611PB9611爲版號，P表示此晶片爲P型晶片（對應N型晶片），B多表示檔位，即Hfe值或放大倍數，一種晶片可能對應多個成品，如9611PB對應成品爲9012或小功率8050，又如X601NP對應的成品可叫X1225又可叫PCR406。4. 管芯步距與整個晶片的有效圖形有反向對應關係，在晶片大小一定的前提下，步距越大（即單個管芯越大），有效圖形越少，而合格管芯數=有效圖形*合格率。對於封裝商客戶來說，小管芯好做，大管晶片不好做而且本钱高，一般有客戶要用大功率、大電流參數會選用大管芯，大
31、管芯成品單價高。對於中測來講，大管芯晶片好測，測試較快些，如772/882晶片，1個多小時測1片，小管芯晶片要3個小時測1片。5. 放大倍數HFE爲TR重要參數，一般我們公司提供的HFE上限=下限*2，即120-240、150-300、200-400、500-1000，檔位過窄則生産有困難，而現在市場上對HFE的要求越來越窄。6. 晶片價格：版圖小、成品率又較高的晶片可提供免測片，安順現在給我們的免測片合格率96%，現在可出免測片的有：2007N/P、9603N/P、 9611N/P、9901N、601NP，測試時如合格率缺乏96%則全片點測，免測片按片報價，點測片按只報價。一般點測片都給予2
32、-4個點的備品數量，即100PCS只收98PCS-96PCS的貨款，新客戶多給2個點備品。7. 背蒸：一般晶片尺寸大於1.1的爲背銀片，小於1.1爲背金片，等於1.1爲背金或背銀。背金晶片能够直截了当與框架焊接在一起，稱為共晶，背銀晶片則需銀漿（導電膠、非導電膠、鉛錫銀）來貼合。8. 共晶：是裝片方式的一種，利用機台的高溫使金屬熔化結合，主要針對小功率産品，晶片背面成份爲金，共晶與導電膠比，有牢度好散熱快，熱阻小，飽和壓降低的優點，但根本局限於晶片尺寸1.0以下的管芯。背金只能做共晶。金、鋁層加厚：金層加厚，主要用在小功率的品種上（9000系列的），起到金屬共熔的作用。鋁層加厚，指在用銅線焊接時，因銅特别硬，而且焊接較深（结实），因而爲了不損傷金鋁層內的晶片，需將鋁層加厚。