《第3章_FPGA结构与配置 - 没有幻灯片标题.ppt》由会员分享，可在线阅读，更多相关《第3章_FPGA结构与配置 - 没有幻灯片标题.ppt（63页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第3章章FPGACPLD结构与应用结构与应用EDAEDA技术技术实用教程实用教程K KX康芯科技康芯科技 FPGA-Field Programmable Gate Array CPLD-Complex Programmable Logic Device K KX康芯科技康芯科技3.1 3.1 概概 述述基本基本PLD器件的原理结构图器件的原理结构图K KX康芯科技康芯科技3.1.1可编程逻辑器件的发展历程可编程逻辑器件的发展历程70年代年代80年代年代90年代年代PROM和和PLA器器件件改改进进的的PLA器器件件GAL器器件件FPGA器器件件EPLD器器件件CPLD器器件件内嵌复杂内嵌复杂
2、功能模块功能模块的的SoPC3.1 3.1 概概 述述K KX康芯科技康芯科技3.1.2 3.1.2 可编程逻辑器件的分类可编程逻辑器件的分类按集成度按集成度(PLD)分类分类3.1 3.1 概概 述述K KX康芯科技康芯科技3.2 3.2 简单简单PLDPLD原理原理3.2.1电路符号表示电路符号表示常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照K KX康芯科技康芯科技3.2.1电路符号表示电路符号表示图图3-4PLD的互补缓冲器的互补缓冲器图图3-5PLD的互补输入的互补输入图图3-6PLD中与阵列表示中与阵列表示图图3-7PLD中或阵列的表示中或阵列的表示图图3-8
3、阵列线连接表示阵列线连接表示 3.2 3.2 简单简单PLDPLD原理原理K KX康芯科技康芯科技3.2.2PROM图图3-9PROM基本结构：基本结构：其逻辑函数是：其逻辑函数是：3.2 3.2 简单简单PLDPLD原理原理K KX康芯科技康芯科技3.2.2PROM图图3-10PROM的逻辑阵列结构的逻辑阵列结构逻辑函数表示：逻辑函数表示：3.2 3.2 简单简单PLDPLD原理原理K KX康芯科技康芯科技3.2.2PROM图图3-11PROM表达的表达的PLD图阵列图阵列图图3-12用用PROM完成半加器逻辑阵列完成半加器逻辑阵列3.2 3.2 简单简单PLDPLD原理原理K KX康芯科技
4、康芯科技3.2.3PLA图3-13 PLA逻辑阵逻辑阵列示意图列示意图3.2 3.2 简单简单PLDPLD原理原理K KX康芯科技康芯科技3.2.3PLA图图3-14PLA与与PROM的比较的比较3.2 3.2 简单简单PLDPLD原理原理K KX康芯科技康芯科技3.2.4PAL 图3-15PAL结构：结构：图图3-16PAL的常用表示：的常用表示：3.2 3.2 简单简单PLDPLD原理原理K KX康芯科技康芯科技3.2.4PAL图图3-17一种一种PAL16V8的部分结构图的部分结构图3.2 3.2 简单简单PLDPLD原理原理K KX康芯科技康芯科技3.2.5GAL图图3-18GAL16
5、V8的结构图的结构图K KX康芯科技康芯科技3.2.5GAL图图3-19寄存器输出结构寄存器输出结构图图3-20寄存器模式组合双向输出结构寄存器模式组合双向输出结构3.2 3.2 简单简单PLDPLD原理原理(1)寄存器模式。寄存器模式。K KX康芯科技康芯科技3.2.5GAL图图3-21组合输出双向结构组合输出双向结构图图3-22复合型组合输出结构复合型组合输出结构3.2 3.2 简单简单PLDPLD原理原理(2)复合模式。复合模式。K KX康芯科技康芯科技3.2.5GAL图图3-23反馈输入结构反馈输入结构图图3-24输出反馈结构输出反馈结构图图3-25简单模式输出结构简单模式输出结构(3
6、)简单模式。简单模式。3.2 3.2 简单简单PLDPLD原理原理K KX康芯科技康芯科技3.3 3.3 CPLDCPLD结构与工作原理结构与工作原理图图3-26MAX7000系列的系列的单个宏单元结构单个宏单元结构K KX康芯科技康芯科技1、逻辑阵列逻辑阵列块块(LAB)图图3-27-MAX7128S的结构的结构3.3 3.3 CPLDCPLD结构与工作原理结构与工作原理K KX康芯科技康芯科技3.3 3.3 CPLDCPLD结构与工作原理结构与工作原理2、宏单元宏单元逻辑阵列逻辑阵列 乘积项选择矩阵乘积项选择矩阵 可编程寄存器可编程寄存器 K KX康芯科技康芯科技3.3 3.3 CPLDC
7、PLD结构与工作原理结构与工作原理3、扩展乘积项扩展乘积项图图3-28共享扩展乘积项结构共享扩展乘积项结构（1）共享扩展项）共享扩展项K KX康芯科技康芯科技图图3-29并联扩展项馈送方式并联扩展项馈送方式（2）并联扩展项）并联扩展项3.3 3.3 CPLDCPLD结构与工作原理结构与工作原理K KX康芯科技康芯科技3.3 3.3 CPLDCPLD结构与工作原理结构与工作原理4、可编程连线阵列可编程连线阵列图图3-30PIA信号布线到信号布线到LAB的方式的方式K KX康芯科技康芯科技5、I/O控制块控制块图图3-31-EPM7128S器件器件的的I/O控制块控制块3.3 3.3 CPLDCP
8、LD结构与工作原理结构与工作原理K KX康芯科技康芯科技3.4 3.4 FPGAFPGA结构与工作原理结构与工作原理3.4.1查找表查找表图图3-33FPGA查找表单元内部结构查找表单元内部结构图图3-32FPGA查找查找表单元表单元K KX康芯科技康芯科技图图3-34FLEXFPGA内部结构内部结构3.4.2FLEX10K系列器件系列器件K KX康芯科技康芯科技3.4.2FLEX10K系列器件系列器件(1)(1)逻辑单元逻辑单元LELE。图图3-35LE(LC)结构图结构图K KX康芯科技康芯科技(1)逻辑单元逻辑单元LE图图3-36进位链连通进位链连通LAB中中的所有的所有LE快速加法器快
9、速加法器,比较器和计数器比较器和计数器DFF进位输入进位输入(来自上一个逻辑单元来自上一个逻辑单元)S1LE1查找表查找表LUT进位链进位链DFFS2LE2A1B1A2B2进位输出进位输出(到到 LAB中的下一个逻辑单元中的下一个逻辑单元)进位链进位链查找表查找表LUT3.4.2FLEX10K系列器件系列器件K KX康芯科技康芯科技(1)逻辑单元逻辑单元LE图图3-37两种不两种不同的级联方式同的级联方式“与与”级联链级联链“或或”级联链级联链LUTLUTIN 3.0IN 4.7LUTIN(4n-1).4(n-1)LUTLUTIN 3.0IN 4.7LUTIN(4n-1).4(n-1)LE1L
10、E2LEnLE1LE2LEn0.6 ns2.4 ns16位地址译码速度可达位地址译码速度可达 2.4+0.6x3=4.2 ns3.4.2FLEX10K系列器件系列器件K KX康芯科技康芯科技(2)逻辑阵列逻辑阵列LAB(LogicArrayBlock)图图3-38FLEX10KLAB的的结构图结构图K KX康芯科技康芯科技(3)快速通道快速通道(FastTrack)3.4.2FLEX10K系列器件系列器件FastTrack遍布于整个遍布于整个FLEX10K器件，是一系列水平器件，是一系列水平和垂直走向的连续式布线通道。和垂直走向的连续式布线通道。FastTrack连接是由遍布整个器件的连接是由
11、遍布整个器件的“行互连行互连”和和“列列互线互线”组成的。组成的。K KX康芯科技康芯科技(4)I/O单元与专用输入端口单元与专用输入端口图图3-39IO单元单元结构图结构图K KX康芯科技康芯科技(5)嵌入式阵列块嵌入式阵列块EAB(EmbeddedArrayBlock)3.4.2FLEX10K系列器件系列器件图图3-40用用EAB构构成不同结构的成不同结构的RAM和和ROM输输 出出时时 钟钟DRAM/ROM256x8512x41024x22048x1DDD写写 脉脉 冲冲电电路路输输出出宽宽度度8,4,2,1 数数据据宽宽度度8,4,2,1地址宽度地址宽度 8,9,10,11 写使能写使
12、能输输 入入时时 钟钟K KX康芯科技康芯科技3.5.1内部逻辑测试内部逻辑测试3.5 3.5 FPGA/CPLDFPGA/CPLD测试技术测试技术 3.5.2JTAG边界扫描测试边界扫描测试图图3-41边界扫描电路结构边界扫描电路结构K KX康芯科技康芯科技3.5.2JTAG边界扫描测试边界扫描测试表表3-1边界扫描边界扫描IO引脚功能引脚功能引引脚脚描描述述功功能能TDI测试数据输入测试数据输入(TestDataInput)测测试试指指令令和和编编程程数数据据的的串串行行输输入入引引脚脚。数数据据在在TCK的上升沿移入。的上升沿移入。TDO测试数据输出测试数据输出(TestDataOutp
13、ut)测测试试指指令令和和编编程程数数据据的的串串行行输输出出引引脚脚，数数据据在在TCK的的下下降降沿沿移移出出。如如果果数数据据没没有有被被移移出出时时，该该引引脚脚处处于于高阻态。高阻态。TMS测试模式选择测试模式选择(TestModeSelect)控控制制信信号号输输入入引引脚脚，负负责责TAP控控制制器器的的转转换换。TMS必必须在须在TCK的上升沿到来之前稳定。的上升沿到来之前稳定。TCK测试时钟输入测试时钟输入(TestClockInput)时时钟钟输输入入到到BST电电路路，一一些些操操作作发发生生在在上上升升沿沿，而而另另一些发生在下降沿。一些发生在下降沿。TRST测试复位输
14、入测试复位输入(TestResetInput)低低电电平平有有效效，异异步步复复位位边边界界扫扫描描电电路路(在在IEEE规规范范中中，该引脚可选该引脚可选)。K KX康芯科技康芯科技3.5.2JTAG边界扫描测试边界扫描测试JTAGBST需要下列寄存器：需要下列寄存器：指令寄存器指令寄存器旁路寄存器旁路寄存器边界扫描寄存器边界扫描寄存器用来决定是否进行测试或访问数据寄用来决定是否进行测试或访问数据寄存器操作存器操作这个这个1bit寄存器用来提供寄存器用来提供TDI和和TDO的最小串行通道的最小串行通道由器件引脚上的所有边界扫描由器件引脚上的所有边界扫描单元构成单元构成K KX康芯科技康芯科技
15、3.5.2JTAG边界扫描测试边界扫描测试图图3-42边界扫边界扫描数据移位方式描数据移位方式K KX康芯科技康芯科技3.5.2JTAG边界扫描测试边界扫描测试图图3-43JTAGBST系统内部结构系统内部结构K KX康芯科技康芯科技图图3-44JTAGBST系统与与系统与与FLEX器件关联结构图器件关联结构图K KX康芯科技康芯科技3.5.2JTAG边界扫描测试边界扫描测试图图3-45JTAGBST选择命令模式时序选择命令模式时序K KX康芯科技康芯科技3.5.2JTAG边界扫描测试边界扫描测试TAP控制器的命令模式控制器的命令模式l lSAMPLEPRELOAD指令模式。指令模式。l lE
16、XTEST指令模式。指令模式。l lBYPASS指令模式。指令模式。l lIDCODE指令模式指令模式l lUSERCODE指令模式指令模式3.5.3嵌入式逻辑分析仪嵌入式逻辑分析仪K KX康芯科技康芯科技3.6.1Lattice公司公司CPLD器件系列器件系列3.6 3.6 FPGA/CPLDFPGA/CPLD产品概述产品概述 1.ispLSI器件系列器件系列ispLSI1000E系列系列ispLSI2000E/2000VL/200VE系列系列ispLSI5000V系列系列ispLSI8000/8000V系列系列K KX康芯科技康芯科技3.6.1Lattice公司公司CPLD器件系列器件系列
17、3.6 3.6 FPGA/CPLDFPGA/CPLD产品概述产品概述 2.ispLSI器件的结构与特点器件的结构与特点采用采用UltraMOS工艺工艺系统可编程功能，所有的系统可编程功能，所有的ispLSI器件均支持器件均支持ISP功能功能边界扫描测试功能边界扫描测试功能加密功能加密功能 短路保护功能短路保护功能 K KX康芯科技康芯科技3.6.1Lattice公司公司CPLD器件系列器件系列3.6 3.6 FPGA/CPLDFPGA/CPLD产品概述产品概述 3.6.2Xilinx公司的公司的FPGA和和CPLD器件系列器件系列1.Virtex-4系列系列FPGA面向逻辑密集的设计：面向逻辑
18、密集的设计：Virtex-4LX面向高性能信号处理应用：面向高性能信号处理应用：Virtex-4SX面向高速串行连接和嵌入式处理应用：面向高速串行连接和嵌入式处理应用：Virtex-4FX2.Spartan器件系列器件系列K KX康芯科技康芯科技3.6.1Lattice公司公司CPLD器件系列器件系列3.6 3.6 FPGA/CPLDFPGA/CPLD产品概述产品概述 3.6.2Xilinx公司的公司的FPGA和和CPLD器件系列器件系列3.XC9500系列系列CPLD4.XilinxFPGA配置器件配置器件SPROM5.Xilinx的的IP核核逻辑核逻辑核(LogiCORE)通用类通用类接口
19、类接口类 AllianceAlliance核核 K KX康芯科技康芯科技3.6.1Lattice公司公司CPLD器件系列器件系列3.6 3.6 FPGA/CPLDFPGA/CPLD产品概述产品概述 3.6.3Altera公司公司FPGA和和CPLD器件系列器件系列1.StratixII系列系列FPGAStratixII提供了高速提供了高速I/O信号和接口信号和接口:专用串行专用串行/解串（解串（SERDES）电路电路动态相位调整（动态相位调整（DPA）电路电路支持差分支持差分I/O信号电平信号电平提供外部存储器接口提供外部存储器接口K KX康芯科技康芯科技3.6.1Lattice公司公司CPL
20、D器件系列器件系列3.6 3.6 FPGA/CPLDFPGA/CPLD产品概述产品概述 3.6.3Altera公司公司FPGA和和CPLD器件系列器件系列2.Stratix系列系列FPGA3.ACEX系列系列FPGA4.FLEX系列系列FPGA5.MAX系列系列CPLD6.Cyclone系列系列FPGA低成本低成本FPGA7.CycloneII系列系列FPGA8.Altera宏功能块及宏功能块及IP核核K KX康芯科技康芯科技3.6.1Lattice公司公司CPLD器件系列器件系列3.6 3.6 FPGA/CPLDFPGA/CPLD产品概述产品概述 3.6.4Actel公司的公司的FPGA器件
21、系列器件系列3.6.5Altera公司的公司的FPGA配置方式与器件系列配置方式与器件系列表表3-2AlteraFPGA常用配置器件常用配置器件器器件件功能描述功能描述封装形式封装形式EPC216956801位，3.3/5V供电20脚PLCC、32 脚 TQFPEPC110464961位，3.3/5V供电8脚PDIP、20脚PLCCEPC1441440 8001位，3.3/5V供电8脚PDIP、20脚PLCCEPC1213212 9421位，5V供电8脚PDIP、20脚PLCC、32脚TQFPEPC106465 5361位，5V供电8脚PDIP、20脚PLCC、32脚TQFPEPC1064V6
22、5 5361位，5V供电8脚PDIP、20脚PLCC、32脚TQFPK KX康芯科技康芯科技3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编程与配置 表表3-3图图3-46接口各引脚信号名称接口各引脚信号名称图图3-4610芯下载口芯下载口K KX康芯科技康芯科技3.7.1CPLD的的ISP方式编程方式编程3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编程与配置 图图3-47CPLD编程下载连接图编程下载连接图K KX康芯科技康芯科技3.7.1CPLD的的ISP方式编程方式编程3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编程与配置
23、图图3-48多多CPLD芯片芯片ISP编程连接方式编程连接方式K KX康芯科技康芯科技3.7.2使用使用PC并行口配置并行口配置FPGA3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编程与配置 图图3-49PS模式，模式，FLEX10K配置时序配置时序K KX康芯科技康芯科技3.7.2使用使用PC并行口配置并行口配置FPGA图图3-50多多FPGA芯片配芯片配置电路置电路K KX康芯科技康芯科技3.7.2使用使用PC并行口配置并行口配置FPGA3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编程与配置 图图3-51FPGA使用使用EPC配置器件的配置时序配
24、置器件的配置时序K KX康芯科技康芯科技3.7.2使用使用PC并行口配置并行口配置FPGA3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编程与配置 图图3-52FPGA的配置电路原理图的配置电路原理图（注，此图来自（注，此图来自Altera资料，中间一上资料，中间一上拉线应串拉线应串1K电阻）电阻）K KX康芯科技康芯科技3.7.3用专用配置器件配置用专用配置器件配置FPGA图图3-53EPC2配置配置FPGA的电的电路原理图路原理图K KX康芯科技康芯科技3.7.4使用单片机配置使用单片机配置FPGA3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编程与
25、配置 图图3-54MCU用用PPS模式配置模式配置FPGA电路电路K KX康芯科技康芯科技3.7.4使用单片机配置使用单片机配置FPGA3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编程与配置 图图3-55单片机使用单片机使用PPS模式配置时序模式配置时序K KX康芯科技康芯科技3.7.4使用单片机配置使用单片机配置FPGA3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编程与配置 图图3-56用用89C52进行配置进行配置K KX康芯科技康芯科技3.7.5使用使用CPLD配置配置FPGA3.7 3.7 CPLDCPLD和和FPGAFPGA的编程与配置的编
26、程与配置 缺点缺点1、速度慢，不适用于大规模和、速度慢，不适用于大规模和高可靠的高可靠的FPGA配置；配置；2、容量小，单片机引脚少，不、容量小，单片机引脚少，不适合接大的适合接大的ROM以存储较大的以存储较大的配置文件；配置文件；3、体积大，成本和功耗都不利、体积大，成本和功耗都不利于相关的设计。于相关的设计。K KX康芯科技康芯科技习习 题题 习习题题3-1OLMC有有何何功功能能？说说明明GAL是是怎怎样样实实现现可可编编程程组组合合电电路路与与时时序序电电路路的。的。习题习题3-2什么是基于乘积项的可编程逻辑结构？什么是基于乘积项的可编程逻辑结构？习题习题3-3什么是基于查找表的可编程
27、逻辑结构？什么是基于查找表的可编程逻辑结构？习题习题3-4FLEX10K系列器件中的系列器件中的EAB有何作用？有何作用？习题习题3-5与传统的测试技术相比，边界扫描技术有何优点？与传统的测试技术相比，边界扫描技术有何优点？习题习题3-6介绍编程与配置这两个概念。介绍编程与配置这两个概念。习题习题3-7请参阅相关资料，并回答问题：如本章给出的归类方式，将基于请参阅相关资料，并回答问题：如本章给出的归类方式，将基于乘积项的可编程逻辑结构的乘积项的可编程逻辑结构的PLD器件归类为器件归类为CPLD；将基于查找表的可编程将基于查找表的可编程逻辑结构的逻辑结构的PLD器件归类为器件归类为FPGA，那么
28、，那么，APEX系列属于什么类型系列属于什么类型PLD器器件？件？MAXII系列又属于什么类型的系列又属于什么类型的PLD器件？器件？K KX康芯科技康芯科技实实 验验 与与 设设 计计 单片机或单片机或CPLD及及EPROM配置配置FPGA电路设计电路设计根根据据图图3-49和和图图3-56设设计计一一个个可可对对EPF10K20配配置置的的电电路路，其其中中的的配配置置文文件件存存储储器器可可以以用用EPROM(如如27C512)担担任任，配配置置控控制制器器用用EPM7128S或或89C51来来担担任任，要要求求EPROM能能放放置置4个个配配置置文文件件，由由CPLD或或单单片片机机通通过过控控制制EPROM地地址址线线的方式，根据接受命令的方式对的方式，根据接受命令的方式对FPGA配置不同的配置文件。配置不同的配置文件。注：本实验可作为一个毕业设计项目。注：本实验可作为一个毕业设计项目。