《电磁兼容性精选文档.ppt》由会员分享，可在线阅读，更多相关《电磁兼容性精选文档.ppt（56页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、电磁兼容性2023/1/41本讲稿第一页，共五十六页10.1电磁兼容性的概念电磁兼容 （EMC，ElectroMagnetic Compatibility）一般指电气及电子设备在共同的电磁环境中能执行各自功能的共存状态，即要求在同一电磁环境中的上述各种设备都能正常工作又不互相干扰，达到“兼容”状态。2023/1/42本讲稿第二页，共五十六页10.1电磁兼容性的概念换句话说，电电磁磁兼兼容容是是指指电电子子线线路路、设设备备、系系统统相相互互不不影影响响，从从电电磁磁角角度度具具有有相相容容性性的的状状态态。相容性包括设备内电路模块之间的兼容性、设备之间的相容性和系统之间的相容性。2023/1/
2、43本讲稿第三页，共五十六页10.2 电磁兼容性学科常用技术及设计方法10.2.1 屏蔽技术屏蔽技术10.2.2 滤波技术滤波技术10.2.3 接地技术接地技术10.2.4 搭接技术搭接技术10.2.5 表面安装技术（表面安装技术（SMT）10.2.6 电磁兼容设计方法电磁兼容设计方法2023/1/44本讲稿第四页，共五十六页10.2.1 屏蔽技术抑制以场的形式造成干扰的有效方法是电磁屏蔽。所谓电磁屏蔽就是以某种材料（导电或导磁材料）制成的屏蔽壳体（实体的或非实体的）将需要屏蔽的区域封闭起来，形成电磁隔离，即其内的电磁场不能越出这一区域，而外来的辐射电磁场不能进入这一区域（后者进出该区域的电磁
3、能量将受到很大的衰减）。2023/1/45本讲稿第五页，共五十六页10.2.1 屏蔽技术电磁屏蔽的作用原理是利用屏蔽体对电磁能流的反射、吸收和引导作用。而这些作用是与屏蔽结构表面上和屏蔽体内产生的电荷、电流与极化现象密切相关的。2023/1/46本讲稿第六页，共五十六页10.2.1 屏蔽技术屏蔽技术的分类如下：2023/1/47本讲稿第七页，共五十六页10.2.2 滤波技术滤波技术是抑制电气、电子设备传导电磁干扰，提高电气、电子设备传导抗扰度水平的主要手段，也是保证设备整体或局部屏蔽效能的重要辅助措施。2023/1/48本讲稿第八页，共五十六页10.2.2 滤波技术实践表明，即使一个经过很好设
4、计并且具有正确的屏蔽和接地措施的产品，也仍然会有传导骚扰发射或传导骚扰进入设备。滤波是压缩信号回路骚扰频谱的一种方法，当骚扰频谱成分不同于有用信号的频带时，可以用滤波器将无用的骚扰虑除。滤波器的作用时允许工作信号通过，而对于非工作信号（电磁骚扰）有很大的衰减作用，使产生干扰的机会减为最小。2023/1/49本讲稿第九页，共五十六页10.2.2 滤波技术电磁干扰（EMI）滤波器属于低通滤波器，包括电源线滤波器、信号线滤波器等。为了满足EMI标准规定的传导发射和传导敏感度极限值要求，使用EMI滤波器是一种好方法，如图所示：2023/1/410本讲稿第十页，共五十六页10.2.3 接地技术所谓“地”
5、一般定义为电路或系统的零电位参考点。直流电压的零电位点或零电位面，它不一定为实际的大地平面，还可以是设备的外壳或其他金属板线。2023/1/411本讲稿第十一页，共五十六页10.2.3 接地技术接地的目的如下：为使整个系统有一个公共的零电位基准面，并给高频干扰电压提供低阻抗通路，达到系统稳定工作的目的。为使系统的屏蔽接地，取得良好的电磁屏蔽效果，达到抑制电磁干扰的目的。为了防止雷击危及系统和人体，防止电荷积累引起火花放电，以及防止高电压与外壳相接引起的危险。2023/1/412本讲稿第十二页，共五十六页10.2.3 接地技术接地的分类如下：2023/1/413本讲稿第十三页，共五十六页10.2
6、.4 表面安装技术（SMT）表面安装技术（SMT,Surface Mount Technology）是20世纪70年代末发展起来的新型电子装联技术。SMT是包括表面安装器件（SMD）、表面安装元件（SMC）、表面安装印刷电路板（SMB）表面安装设备以及在线测试等的总称。2023/1/414本讲稿第十四页，共五十六页10.2.4 表面安装技术（SMT）采用SMT使得组装密度更高，电子产品体积更小，重量更轻，可靠性更高，抗震能力增强，高频特性好，电磁和射频干扰减小了，电磁兼容性好，而且易于实现自动化，提高了生产效率，降低了生产成本。一般来讲，采用SMT的产品体积缩小4060，重量减轻6080。20
7、23/1/415本讲稿第十五页，共五十六页10.2.5 电磁兼容设计方法 在设备或系统设计的初始阶段，同时进行电磁兼容设计，把电磁兼容的大部分问题解决在设计定型之前，可得到最好的费效比。如果等到生产阶段再去解决，非但在技术上带来很大的难度，而且会造成人力、财力和时间的极大浪费，其费效比如图所示。2023/1/416本讲稿第十六页，共五十六页2023/1/417本讲稿第十七页，共五十六页10.2.5 电磁兼容设计方法 系统电磁兼容设计程序如下：2023/1/418本讲稿第十八页，共五十六页设备电磁兼容设计流程2023/1/419本讲稿第十九页，共五十六页10.3 PCB的电磁兼容设计 10.3.
8、1 PCB中的电磁干扰 10.3.2 PCB设计的一般原则 10.3.3 旁路和去耦 10.3.4 PCB的接地方法2023/1/420本讲稿第二十页，共五十六页10.3.1 PCB中的电磁干扰 10.3.1.1 干扰的本质干扰的本质要设计出满足电磁兼容的PCB板，首先必须深入了解PCB中存在的各种电磁干扰及其产生的原因。电子线路干扰可以被分为两类：内部干扰和外部干扰。内部干扰主要是因为受邻近电路之间的寄生耦合以及内部组件之间的场耦合的影响，信号沿着传输路径有衰减。详细说来，这些问题可以描述为信号丢失、信号沿路径反射以及与邻近信号线路的串话。2023/1/421本讲稿第二十一页，共五十六页10
9、.3.1 PCB中的电磁干扰 10.3.1.1 干扰的本质干扰的本质外部问题分为辐射问题和敏感度问题。辐射问题主要来源于时钟或其他周期性信号的谐波。补偿的方法是将周期信号局限在一个尽量小的区域内并阻隔与外界寄生耦合的路径。2023/1/422本讲稿第二十二页，共五十六页10.3.1 PCB中的电磁干扰 10.3.1.1 干扰的本质干扰的本质对于EMC的分析主要考虑5点：频率：问题在频谱的哪部分出现？振幅：能量级别有多强，它导致有害影响的潜力有多大？时间：出现的问题是连续的（周期信号），还是只在确定的操作循环内出现？2023/1/423本讲稿第二十三页，共五十六页10.3.1 PCB中的电磁干扰
10、 10.3.1.1 干扰的本质干扰的本质对于EMC的分析主要考虑5点：阻抗：源和接收机单元的阻抗是什么?二者间传输媒介的阻抗是什么?尺寸：导致辐射出现的发射设备的物理尺寸是多少?RF电流将产生电磁场，电磁场可以通过地盘的裂缝透出外壳。PCB上线路的长度与RF电流的传输路径有直接关系。2023/1/424本讲稿第二十四页，共五十六页10.3.1 PCB中的电磁干扰 10.3.1.1 干扰的本质干扰的本质理解这5条有助于大大消徐EMI是如何存在于PCB内的神秘性。要注意一项设计技术在确定的条件和环境中是有效的，但在其他的条件和环境中可能就无效了。例如，零点接地在低频应用时，是极好的，而对于无线电频
11、率，则完全不适用。大部分的EMI问题存在于这一频率范围，许多工程师盲目地在所有的产品设计中使用单点接地，而没有意识到使用这种接地方法会产生另外的和更加复杂的问题。2023/1/425本讲稿第二十五页，共五十六页10.3.1 PCB中的电磁干扰 10.3.1.2 噪声耦合噪声耦合一个产品设计必须考虑两种性能水平：一是减小泄漏出外壳的RF能量（辐射），另一个是减小进入外壳的RF能量（敏感性或抗扰性）。辐射和抗扰性都要通过辐射的或者传导的途径传播。2023/1/426本讲稿第二十六页，共五十六页10.3.1 PCB中的电磁干扰 10.3.1.2 噪声耦合噪声耦合为了进一步研究耦合途径，必须认识到传播
12、路径包括了多种传播机制。如图所示，它主要包括以下4种：从源到接收器的直接辐射；RF能量从源直接辐射到接收器的AC电缆和信号控制电缆上；2023/1/427本讲稿第二十七页，共五十六页10.3.1 PCB中的电磁干扰 通过交流干线、信号电缆或控制电缆，RF能量到达接收器；通过普通电力线或普通信号控制电缆的RF能量传播。2023/1/428本讲稿第二十八页，共五十六页10.3.1 PCB中的电磁干扰 10.3.1.2 噪声耦合噪声耦合下图说明了噪声的耦合机制：2023/1/429本讲稿第二十九页，共五十六页10.3.1 PCB中的电磁干扰 10.3.1.3 PCB和天线和天线 PCB可以通过自由空
13、间像天线一样发射RF能量或通过电缆耦合RF能量。天线是射频通信中有效的、必不可少的部分。我们需要用天线完成有意的辐射。而大部分PCB是无意的辐射器，并且由国际EMC标准来规范，除非是设计上要求其作为一个发射机。发射机也受到管理要求的约束。如果PCB是一个高效的无意辐射器，且抑制技术也无效的话，就必须采用密封措施。2023/1/430本讲稿第三十页，共五十六页10.3.1 PCB中的电磁干扰 10.3.1.3 PCB和天线和天线当能确定出哪里存在天线辐射时，就像在共模式电线中的辐射一样，减小驱动电压是能应用的最简单的抑制技术。RF电压的存在是由于以下原因：2023/1/431本讲稿第三十一页，共
14、五十六页10.3.1 PCB中的电磁干扰 阻抗（来自引线电感）接地点（均匀电势的点）用以降低无意天线驱动电压的接地旁路和屏蔽;2023/1/432本讲稿第三十二页，共五十六页10.3.1 PCB中的电磁干扰 10.3.1.4 系统级电磁干扰产生原因系统级电磁干扰产生原因导致系统级电磁干扰原因主要有以下几个方面：封装措施的不当使用（金属与塑料封装）；设计不佳，完成质量不高，电缆与接头的接地不良；时钟和周期信号走线设定不当；PCB的分层排列及信号布线层的设置不当；2023/1/433本讲稿第三十三页，共五十六页10.3.1 PCB中的电磁干扰 PCB的分层排列及信号布线层的设置个当；对于带有高频R
15、F能量分布成分的选择不当；共模与差模滤波设计不当；接地环路处置不当；旁路和去耦不足。2023/1/434本讲稿第三十四页，共五十六页2023/1/435本讲稿第三十五页，共五十六页10.3.2 PCB设计的一般原则 印制电路板(PCB)是电子产品中电路元件和器件的支撑件。它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展，PCB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大。因此，在进行PCB设计时，必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。2023/1/436本讲稿第三十六页，共五十六页10.3.2 PCB设计的一般原则 10.3.2.1 布局布局在PCB设计中，
16、布局是一个重要的环节。布局结果好坏将直接影响布线的效果。因此，可以这样认为，合理的布局是PCB设计成功的第步。首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后，再确定特殊元件的位置。最后，根据电路的功能单元对电路的全部元器件进行布局。2023/1/437本讲稿第三十七页，共五十六页10.3.2 PCB设计的一般原则 10.3.2.2 布线布线在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高、技巧最细、工作量最大。但如果
17、布线不当，则会产生严重的电磁干扰。因此，为了合理地进行PCB布线，使设计出的产品具有更好的电磁兼容性，应遵循一些基本原则。2023/1/438本讲稿第三十八页，共五十六页2023/1/439本讲稿第三十九页，共五十六页10.3.3 旁路和去耦 旁路和去耦可防止能量从一个电路传到另一个电路，进而提高配电系统的质量。它主要涉及到3个电路区域：电源和接地层、器件、内部电源连接。2023/1/440本讲稿第四十页，共五十六页10.3.3 旁路和去耦 去耦合是克服由数字电路切换逻辑状态引起的物理上和时间上限制的手段。数字逻辑通常涉及两个可能的状态“0”和“1”。但某些器件可能不是二进制而是三进制。设置和
18、检测这两个状态通过元器件内部的开关来实现，它确定了该器件在逻辑“低”或在逻辑“高”。2023/1/441本讲稿第四十一页，共五十六页10.3.3 旁路和去耦 这些器件确定某一状态需要一定的时间间隔。在这种情形下，为了防止误触发，规定要有一段保护时间。在触发水平附近改变逻辑状态将产生一定程度的不确定性。如果我们增加高频干扰，这种不确定度就会增加从而产生可能的误触发。2023/1/442本讲稿第四十二页，共五十六页10.3.3 旁路和去耦 在最大电容负载情形下，当全部器件的信号管脚同步转换时，为了在时钟和数据转化之间完成适当的操作，也需要去耦合来提供充足的动态电压和电流。通过在电路走线和电源层上确
19、保一个低阻抗电压源来实现去耦合。2023/1/443本讲稿第四十三页，共五十六页10.3.3 旁路和去耦 因为去耦合电容器在高频时（直到自谐振点）有一不断增加的低阻抗，高频干扰能从信号路径有效地转移出来，此时低频RF能量保持相对不受影响。通过使用体电容、旁路电容和去耦电容可以获得最佳的实现方案。所有电容值必须经过计算满足特定的性能。另外还必须正确地选择电容器介质材料。2023/1/444本讲稿第四十四页，共五十六页10.3.3 旁路和去耦 以下是电容器的3个通常用途。(当然，电容器还可以被用作其他用途，例如：计时、波成形、积分和滤波。)去耦：去除在器件切换时从高频器件进入到配电网络中的RF能量
20、。去耦电容还可以为器件提供局部化的DC电压源，它在减少跨板浪涌电流方面特别有用。2023/1/445本讲稿第四十五页，共五十六页10.3.3 旁路和去耦 旁路：从元件或电缆中转移出不想要的共模RF能量。这主要是通过产生AC旁路消除无意的能量进入敏感的部分，另外还可以提供基带滤波功能（带宽受限）。2023/1/446本讲稿第四十六页，共五十六页10.3.3 旁路和去耦 体电容：信号管脚在最大电容负载状态下同步切换时，用于保持器件DC电压和电流恒定。它还可以防止由器件产生的冲击电流dIdt引起的电压击穿。2023/1/447本讲稿第四十七页，共五十六页10.3.4 PCB的接地方法 接地方法和术语
21、有很多，包包括括数数字字地地、模模拟拟地地、安安全全地地、信信号号地地、噪噪声声地地、纯纯净净地地、大大地地、单单点点接接地地和和多多点点接接地地。在设计产品时，必须明确接地方法，而不能随意使用。从长远观点来看，设计一个好的接地系统是值得的。2023/1/448本讲稿第四十八页，共五十六页10.3.4 PCB的接地方法 在印刷电路板中，必须在单点和多点接地技术这两种基本接地方法中任选一种，如果预先计划好了的话，这两种方法中的任何一种都可以和其他接地方法结合使用。接地方法的选择取决于产品的应用。2023/1/449本讲稿第四十九页，共五十六页10.3.4 PCB的接地方法 必须牢记一点，如果采用
22、单点接地技术，那么在应用中必须保持一致性。这个法则同样适用于多点接地技术。除非设计允许在层面和功能子块之间具有隔离和分块，否则多点接地技术不能和单点接地技术混合使用。2023/1/450本讲稿第五十页，共五十六页10.3.4 PCB的接地方法 三种接地方式：单点接地、多点接地和复合式接地。1.单点接地技术单点接地技术单点接地连接是指在产品的设计中，接地线路与单独一个参考点相连。这种严格的接地设置的目的是为了防止来自两个不同子系统（有不同的参考电平）中的电流与射频电流经过同样的返回路径，从而导致共阻抗耦合。2023/1/451本讲稿第五十一页，共五十六页10.3.4 PCB的接地方法 以下是单点
23、接地的两种连法：2023/1/452本讲稿第五十二页，共五十六页 2.多点接地技术多点接地技术 高频设计时为使接地阻抗最小，机座接地一般要使用多个连接点并将其连接到一个公共参考点上。多点接地之所以能减小射频电流返回路径的阻抗是因为有很多的低阻抗路径并联。低平面阻抗主要是由于电源和接地平板的低电感特性或在机座参考点上附加低阻抗的接地连接。图为多点接地结构。2023/1/453本讲稿第五十三页，共五十六页多点接地结构2023/1/454本讲稿第五十四页，共五十六页10.3.4 PCB的接地方法 3.混合或选择接地混合或选择接地 混合接地结构是单点接地和多点接地的复合。在PCB中存在高低频混合频率时，常使用这种结构。图提供了两种混合接地方法。对于电容耦合型电路，在低频时呈现单点接地结构，而在高频时呈现多点接地状态。这是因为电容将高频RF电流分流到了地。这种方法成功的关键在于清楚使用的频率和接地电流的预期流向。2023/1/455本讲稿第五十五页，共五十六页 3.混合或选择接地混合或选择接地以下是这种接地方法的连线：2023/1/456本讲稿第五十六页，共五十六页