《第05章微型计算机存储器接口技术.ppt》由会员分享，可在线阅读，更多相关《第05章微型计算机存储器接口技术.ppt（74页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第五章 微型计算机存储器接口技术5.1 存储器概述 存储器是微型计算机系统中用来存放程序和数据的基本存储器是微型计算机系统中用来存放程序和数据的基本单元或设备。单元或设备。一、存储器的分类一、存储器的分类按存储介质分：按存储介质分：半导体存储器半导体存储器、磁介质存储器和光存储器。、磁介质存储器和光存储器。按存储器与按存储器与cpu的耦合程度分：内存和外存的耦合程度分：内存和外存1.1.半导体存储器的分类半导体存储器的分类 a.a.双极型存储器双极型存储器;b.MOS b.MOS型存储器型存储器2.2.按存取方式分类按存取方式分类（1 1）随机存取存储器）随机存取存储器RAMRAM a.a.静
2、态静态RAM RAM b.b.动态动态RAMRAM(一一)半导体存储器的分类及特点半导体存储器的分类及特点（2 2）只读存储器只读存储器ROMROMa.a.掩模式掩模式ROMROM；b.b.熔炼式可编程的熔炼式可编程的PROMPROM，c.c.可用紫外线擦除、可编程的可用紫外线擦除、可编程的EPROM;EPROM;d.d.可用电擦除、可编程的可用电擦除、可编程的E E2 2PROMPROM等。等。e.e.闪速存储器（闪速存储器（Flash MemoryFlash Memory）：）：简称闪存简称闪存闪存：闪存：Flash MemoryFlash Memory特点特点：非易失性存储器，可在系统电
3、可擦除和可重复编程闪速存速存储器的技器的技术分分类：全球闪速存储器的主要供应商有AMD、ATMEL、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、SHARP、TOSHIBA，由于各自技术架构的不同，分为几大阵营。NOR技技术NANDAND技技术由由EEPROM派生的派生的闪速存速存储器器3.按在微机系统中位置分类按在微机系统中位置分类 1.1.存储容量存储容量 存储容量是指存储器所存储容量是指存储器所能存储二进制数码的数量能存储二进制数码的数量，存储容量存储容量=存储字数存储字数(存储单元数存储单元数)存储字长存储字长(
4、每单元的比特数每单元的比特数)例如，某存储芯片的容量为例如，某存储芯片的容量为1024410244，即该芯片有，即该芯片有10241024个存储单元，每个存储单元，每个单元个单元4 4位代码。位代码。2.2.存取速度存取速度 存取时间是存取时间是指从启动一次存储器操作到完成该操作所经历的时间指从启动一次存储器操作到完成该操作所经历的时间，也称为访问时间也称为访问时间。存取速度也可用存取周期或数据传输速率来描述存取速度也可用存取周期或数据传输速率来描述.二、存储器的主要性能指标二、存储器的主要性能指标 衡量半导体存储器性能的主要指标有衡量半导体存储器性能的主要指标有存储容量、存存储容量、存取速度
5、、功耗和可靠性取速度、功耗和可靠性。3.3.功耗和体积功耗和体积 功耗通常是指每个存储元消耗功率的大小，单位功耗通常是指每个存储元消耗功率的大小，单位为微瓦为微瓦/位（位（W/W/位）或者毫瓦位）或者毫瓦/位（位（mWmW/位）位）体积和功耗越小越好体积和功耗越小越好.4.4.可靠性可靠性 可靠性一般是指对电磁场及温度变化等的抗干扰可靠性一般是指对电磁场及温度变化等的抗干扰能力，一般平均无故障时间为数千小时以上。能力，一般平均无故障时间为数千小时以上。三、内存的基本组成三、内存的基本组成地址译码器存储矩阵数据缓冲器012n-101m控制逻辑CSR/Wn位地址m位数据图6.2存储芯片组成示意图
6、地址译码器：地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。控制逻辑电路：控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器：数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。存储体：存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。一、静态一、静态RAMRAM RAM 通常用来存储当前运行的程序和在程序通常用来存储当前运行的程序和在程序运行过程中需要改动的数据。相对于运行过程中需要改动的数据。相对于DRAM,SRAM具有速度快，接口简单、读写操作简便等具有速度
7、快，接口简单、读写操作简便等特点，但其存储容量下，价格也偏高，故通常在特点，但其存储容量下，价格也偏高，故通常在多级存储系统中被用于构成多级存储系统中被用于构成cache存储器。存储器。5.2 5.2 随机存储器随机存储器 常用的常用的SRAMSRAM芯片有芯片有:n Intel公司生产的公司生产的21142114、21282128、61166116、62646264、6225662256等。等。如如HY6116HY6116，HM62256HM62256，HM628128,HM628128,等等等等n 容量容量:1K4,1K8,2K8,K8,512K8:1K4,1K8,2K8,K8,512K8
8、n现以现以21142114芯片为例对芯片为例对SRAMSRAM的芯片特性和接口方法进行介绍。的芯片特性和接口方法进行介绍。A5A0A2A1CS-1921141810VCCA9I/O1A6A4A3A7A8I/O2I/O3WE-符 号引脚名 A0A9地址输入 I/01I/04数据输入/输出 CS-片选 WE-写允许VCC、GND电源、地1.1.芯片特性芯片特性 Intel 2114是一种存储容量为是一种存储容量为1K1K4 4位，存取时间位，存取时间最大为最大为450ns450ns的的SRAMSRAM芯片。如下图：芯片。如下图：2.内部结构片选及读写控制电路：片选及读写控制电路：用于实现对芯片的选
9、择及读写控制用于实现对芯片的选择及读写控制存储矩阵存储矩阵：Intel 2114内部共有内部共有4096个存储电路，排成个存储电路，排成6464的短阵形式的短阵形式地址译码器：地址译码器：输入为输入为10根线，采用两级译码方式，其中根线，采用两级译码方式，其中6根用于行译码，根用于行译码，4根用于列译码；根用于列译码；I/O控制电路控制电路：分为输入数据控制电路和列：分为输入数据控制电路和列IO电路，用于对信息的输入输出进行缓电路，用于对信息的输入输出进行缓 冲和控制；冲和控制；A0A7：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址；RAS：行地址选通信号输入引脚，低电平有效，兼
10、作芯片选择信号。当为低电平时，表明芯片当前接收的是行地址；CAS：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址(此时应保持为低电平)；WE：写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。DIN：数据输入引脚；DOUT：数据输出引脚；VDD：十5V电源引脚；Css：地；N/C：未用引脚NCCINWERASRASA0A1A2ADD182164DRAM169VSSCASDOUTA6A3A4A5A7引脚排列图二、二、DRAM1.1.芯片特性芯片特性 Intel 2164是一种存储是一种存储容量为容量为64K64K1 1位、最大存位、最大存取时间为取时间为200
11、ns200ns、刷新时间刷新时间间隔为间隔为2ms2ms的的DRAMDRAM芯片。芯片。2.Intel 2164的内部结构的内部结构2.2.接口方法接口方法 DRAMDRAM控制器一般由如下部分组成：控制器一般由如下部分组成：地址多路开关：地址多路开关：由于要向由于要向DRAMDRAM芯片分时送出行地址和列地址，所以必须具有芯片分时送出行地址和列地址，所以必须具有多路开关，把来自多路开关，把来自CPUCPU的地址变成行地址和列地址分两次送出。的地址变成行地址和列地址分两次送出。刷新定时器：刷新定时器：用来定时提供刷新请求。用来定时提供刷新请求。刷新地址计数器：刷新地址计数器：提供刷新的地址，每
12、刷新一行，计数器自动加提供刷新的地址，每刷新一行，计数器自动加1 1，全部行刷，全部行刷新一遍后自动归零，重复刷新过程。新一遍后自动归零，重复刷新过程。仲裁电路：仲裁电路：当来自当来自CPUCPU的访问存储器请求和来自刷新的访问存储器请求和来自刷新定时器的刷新请求同时产生时，对二者的优定时器的刷新请求同时产生时，对二者的优先权进行裁定。先权进行裁定。时序发生器：时序发生器：提供行地址选通信号提供行地址选通信号RASRAS、列、列地址选通信地址选通信号号CASCAS和写允许信号和写允许信号WEWE，以满足对存储器进行以满足对存储器进行访问及对芯片进行刷新的要求。访问及对芯片进行刷新的要求。CPU
13、刷新定时器仲裁电路时序发生器刷新地址计数器地址多路开关DRAM读/写地址总线地址RASCASWRDRAM控制的逻辑框图三、存储器扩展技术 对于存储体中存储单元的排列方式，通常分为字对于存储体中存储单元的排列方式，通常分为字结构方式和位结构方式两种。结构方式和位结构方式两种。字结构方式：字结构方式：指芯片上所有的存储元排列成不同的存储单元，指芯片上所有的存储元排列成不同的存储单元，每个单元一个字，每个字的各位在同一芯片内。如：每个单元一个字，每个字的各位在同一芯片内。如：1K*8位结构方式：位结构方式：指芯片上所有的存储元排列成不同的存储单元，每指芯片上所有的存储元排列成不同的存储单元，每个单元
14、一位，即所有存储元排列成不同字的同一位。如：个单元一位，即所有存储元排列成不同字的同一位。如：8K*1例例1 用用1K4的的2114芯片构成芯片构成lKB B的的存储器系统存储器系统 分析：分析：由于每个芯片的容量为由于每个芯片的容量为1K，故满足存储器系统的容故满足存储器系统的容量要求。但由于每个芯片只能提供量要求。但由于每个芯片只能提供4位数据，故需用位数据，故需用2片这片这样的芯片，它们分别提供样的芯片，它们分别提供4位数据至系统的数据总线，以满位数据至系统的数据总线，以满足存储器系统的字长要求。足存储器系统的字长要求。设计要点设计要点：将将每每个个芯芯片片的的10位位地地址址线线按按引
15、引脚脚名名称称一一一一并并联联，按按次序逐根接至系统地址总线的低次序逐根接至系统地址总线的低10位。位。数数据据线线则则按按芯芯片片编编号号连连接接，1号号芯芯片片的的4位位数数据据线线依依次次接接至至系系统统数数据据总总线线的的D0-D3，2号号芯芯片片的的4位位数数据据线依次接至系统数据总线的线依次接至系统数据总线的D4-D7。两两个个芯芯片片的的WE端端并并在在一一起起后后接接至至系系统统控控制制总总线线的的存存储储器器写写信信号号（如如CPU为为8086/8088，也也可可由由和和M或或IO/的组合来承担）。的组合来承担）。CSCS引引脚脚也也分分别别并并联联后后接接至至地地址址译译码
16、码器器的的输输出出，而而地地址译码器的输入则由系统地址总线的高位来承担。址译码器的输入则由系统地址总线的高位来承担。当存储器工作时，系统根据高位地址的译码同时选中两个当存储器工作时，系统根据高位地址的译码同时选中两个芯片，而地址码的低位也同时到达每一个芯片，从而选中它们芯片，而地址码的低位也同时到达每一个芯片，从而选中它们的同一个单元。在读的同一个单元。在读/写信号的作用下，两个芯片的数据同时写信号的作用下，两个芯片的数据同时读出，送上系统数据总线，产生一个字节的输出，或者同时将读出，送上系统数据总线，产生一个字节的输出，或者同时将来自数据总线上的字节数据写入存储器。来自数据总线上的字节数据写
17、入存储器。目前广泛使用的典型EPROM芯片有Intel公司生产的2716、2732、2764、27128、27256、27512等;n其容量分别为2K8位至64K8,512K8 位;n封装形式:前两种为24脚双列可直插式封装，后几种为28脚双列直插式封装。5.3 只读存储器只读存储器一、可擦除可编程的一、可擦除可编程的ROMCE/PGM1241213A7A1A0O0O1O3GNDVCCA8A9VPPOEA10O3O7Intel2716芯片引脚排列图1.1.芯片特性芯片特性 Intel 2716:容量为16K（2K8位);存取时间:约450ns;单一的+5V电源。各引脚的功能如下：Al0A0：地
18、址信号输入引脚，可寻址芯片的2K个存储单元；O7O0：双向数据信号输入输出引脚；CE：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作；OE：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出；Vcc：+5v电源，用于在线的读操作；VPP：+25v电源，用于在专用装置上进行写操作；GND：地。2.内部结构存储阵列：Intel2716存储器芯片的存储阵列由2K8个带有浮动栅 的 MOS管 构 成，共 可 保 存2K8位二进制信息；X译码器：又称为行译码器，可对7位行地址进行译码；Y译码器：又称为列译码器，可对4位列地址进行译码；输出允许、片选和编程逻辑：
19、实现片选及控制信息的读/写；数据输出缓冲器：实现对输出数据的缓冲。为什么只需要11根地址线进行片内地址译码？3.接口方法Intel2716芯片与8位CPU的连接方法如下：低位地址线、数据线直接相连；工作电源VCC直接与+5V电源相连，编程电源通常由开关控制；CE-和OE-信号分别由CPU高位地址总线和控制总线译码后产生，通常采用图6.12所示的3种方法。图5.12Intel2716芯片与CPU的连接方法A0A10译码器A11A151A0A102716CEM访问RDOEDOUT（a）A0A10译码器A11A15A0A102716CEOE1M访问RDDOUT（b）RDA0A10译码器A11A15A
20、0A102716CEM访问OEDOUT（c）4.接口举例（1）要求 用2716 EPROM芯片为某8位微处理器设计一个16KB的ROM存储器。已知该微处理器地址线为A0A15，数据线为D0D7，“允许访存”控制信号为M，读出控制信号为RD。画出EPROM与CPU的连接框图。（2）分析 由于每个芯片的字长为8位，故满足存储器系统的字长要求。但由于每个芯片只能提供2K个存储单元，故需用8片这样的芯片，以满足存储器系统的容量要求。(3)设计要点先将每个芯片的11位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低11位。将每个芯片的8位数据线依次接至系统数据总线的D0-D7。8个芯片的OE
21、端并在一起后接至系统控制总线的存储器读信号它们的引脚分别接至地址译码器的不同输出，地址译码器的输入则由系统地址总线的高位来承担。+5V图5.13EPROM与CPU连接框图74LS138G2AG2BG1D0D7A0A10Y0CPUA11A13MO0O72716(2)OE CEO0O72716(1)OECEO0O72716(8)OE CE+5V+25VVPPVCC+5VGNDRDY1Y72k2k（4）实现当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片，当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片，低位地址码则同时到达每一个芯片，选中它们的相应单元。在读
22、信号的作用下，低位地址码则同时到达每一个芯片，选中它们的相应单元。在读信号的作用下，选中芯片的数据被读出，送上系统数据总线，产生一个字节的输出。选中芯片的数据被读出，送上系统数据总线，产生一个字节的输出。EEPROM的读写操作与的读写操作与SRAM,EPROM基基本相同，不过变成写入的时间较长，写入一个字本相同，不过变成写入的时间较长，写入一个字节需节需1-5ms。在大量的内容需要修改时，花费时。在大量的内容需要修改时，花费时间较多。间较多。因因EEPROM是非易失存储器，而且可以在线是非易失存储器，而且可以在线擦除和写入，因而非常适合在嵌入式系统中用于擦除和写入，因而非常适合在嵌入式系统中用
23、于一些偶尔需要修改的少量的参数。一些偶尔需要修改的少量的参数。二、电可擦除可编程的二、电可擦除可编程的ROM三、三、闪速存储器闪速存储器1、闪存的组织结构、闪存的组织结构闪存有两种组织结构：按页面组织和按区块组织。闪存有两种组织结构：按页面组织和按区块组织。按页面组织：按页面组织的闪存，其内部有一页缓按页面组织：按页面组织的闪存，其内部有一页缓存。闪存的存储体按页面组织，页缓存的大小与存存。闪存的存储体按页面组织，页缓存的大小与存储体的页大小一致，速度快。储体的页大小一致，速度快。按区块组织：按区块组织的闪存，提供字节、区块按区块组织：按区块组织的闪存，提供字节、区块和芯片擦除能力，编程较灵活
24、。和芯片擦除能力，编程较灵活。2、闪存的应用举例、闪存的应用举例（1）SST 28EE020 2M比特页面式闪存比特页面式闪存 外部按256k*8组织，内部组织为2048页，每页128个字节。页面写周期为5ms,读出时间为120150ns.SST 28EE020行地址A7-A17列地址A0 A6CEWEOEDQ0-DQ7行地址决定页面位置；列地址决定页内地址。n工作方式及命令序列：工作方式及命令序列：上电后，芯片处于读出操作状态。在执行上电后，芯片处于读出操作状态。在执行了特定的命令序列之后，才进入其他状态，了特定的命令序列之后，才进入其他状态，如芯片擦除、页面擦除、编程写入等操作。如芯片擦除
25、、页面擦除、编程写入等操作。闪存在接口信号控制下，通过软件命令实现闪存在接口信号控制下，通过软件命令实现各种操作。根据电子器件工程联合会的建议，各种操作。根据电子器件工程联合会的建议，闪存应提供软件数据保护方式（闪存应提供软件数据保护方式（SDP),避免避免数据意外改变。数据意外改变。（2）SST 28SF040 4M比特区块式闪存比特区块式闪存 外部按外部按512k*8组织，内部组织为组织，内部组织为2048个块，每块个块，每块512个字节。速度快，功耗低个字节。速度快，功耗低.SST 28SF040区块地址A8-A18字节地址A0 A7CEWEOEDQ0-DQ7可对任一字节编成写入，而不改
26、变其他单元的内容；可对任一字节编成写入，而不改变其他单元的内容；提供了字节擦除、区块擦除和整片擦除功能。提供了字节擦除、区块擦除和整片擦除功能。在微型系统中，CPU对存储器进行读写操作，首首先先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然然后后通过控制总线发出相应的读/写控制信号，最最后后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括：地址线的连接；数据线的连接；控制线的连接；在连接中要考虑的问题有以下几个方面：5.4 存储器与存储器与CPU的连接的连接一、存储器接口应考虑的几个问题1.存储器与CPU之间的时序配合CPU在取
27、址和存储器读或写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求，或在存储器已经确定的情况下，考虑是否需要Tw周期，以及如何实现。2.CPU总线负载能力;在设计CPU芯片时，一般考虑其输出线的直流负载能力，为带一个TTL负载。现现在在的的存存储储器器一一般般都都为为MOS电电路路，直直流流负负载载很很小小，主主要要的的负负载载是是电电容容负负载载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中，若CPU的负载能力不能满足要求，可以（就要考虑CPU能否带得动，需要时就要加上缓冲器，）由缓冲器的输出再带负载。3.存储芯片的选用：包括存储器容量及存储器空间的安排内存
28、通常分为RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，用户区又要分成数据区和程序区，ROM的分配也类似，所以内存的地址分配是一个重要的问题。另外，目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器，这里就有一个如何产生片选信号的问题。芯片类型的选用芯片型号的选用4 数据总线宽度数据总线宽度也是存储器结构的决定因素。数据总线宽度也是存储器结构的决定因素。如：对如：对8位数据总线的系统，其存储空间是一个存储体，位数据总线的系统，其存储空间是一个存储体，每个存储单元存放每个存储单元存放1个字节，存储芯片内存储器地址是连个
29、字节，存储芯片内存储器地址是连续的；续的；对对16位数据总线的系统，存储空间被分为两个存储体，偶位数据总线的系统，存储空间被分为两个存储体，偶存储体占用偶存储空间，奇存储体占用奇存储空间，而每存储体占用偶存储空间，奇存储体占用奇存储空间，而每个存储体地址空间是不连续的。个存储体地址空间是不连续的。二、存储器地址译码方法1.片选控制的译码方法 常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。存储器的地址译码是任何存储系统设计的核心，目的是保证CPU能对所有存储单元实现正确寻址。存储器的地址译码被分为片选控制译码片选控制译码和片内地址译码片内地址译码两部分。（1）1KBCS（2
30、）1KBCS（3）1KBCS（3）1KBCS1111A10A11A13A12A0A9图5.4线选结构示意图（1 1）线选法）线选法 当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。优点优点：连线简单，片选控制无需专门的译码电路。连线简单，片选控制无需专门的译码电路。缺点缺点：（1）当存在空闲地址线时，由于空闲地址线可随）当存在空闲地址线时，由于空闲地址线可随意取值意取值1或或0，故将导致地址重叠。，故将导致地址重叠。（2）整个存储器地址分布不连续，使可寻址范围）整个存储器地
31、址分布不连续，使可寻址范围减小。减小。（2 2）全译码法）全译码法 将低位地址总线直接与各芯片的地址线相连，高位地址总线全部经译码后作为各芯片的片选信号。8KB(2)CS8KB(1)CS8KB(8)CS3-8译码器A0A12A13A15Y0Y1Y7图5.5全译码法结构示意图.全译码法可以提供对全存储空间的寻址能力。当存储器容量全译码法可以提供对全存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的空闲下来，以便需要时扩充作为片选控制，多余的空闲下来，以便需要时扩充.优点：优点：存储器
32、的地址是连续的且唯一确定的，即无地址间存储器的地址是连续的且唯一确定的，即无地址间 断和地址重叠。断和地址重叠。（3 3）部分译码法）部分译码法 将高位地址线中的一部分进行译码，产生片选信号。常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。8KB(2)CS8KB(1)CS8KB(3)CS2-4译码器A0A12A13A14Y0Y1Y48KB(4)CSA15(不参加译码）(4)(4)混合译码法混合译码法将线选法与部分译码法相结合的一种方法。该法将用于片选控制的高位地址分为两组，其中一组的地址采用部分译码法，经译码后的每一个输出作为一块芯片的片选信号；另一组地址则采用线选法，每
33、一位地址线作为一块芯片的片选信号。2KB(8)CS2KB(1)CS2KB(9)CS3-8译码器A0A10A11A13Y0Y1Y72KB(10)CSA15.11A14缺点：缺点：与线选法相同，存在地址重叠和地址不连续的问题。与线选法相同，存在地址重叠和地址不连续的问题。2、地址译码电路的设计 存储器地址译码电路的设计一般遵循如下步骤：根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置；根据所选用存储芯片的容量，画出地址分配图或列出地址分配表；根据地址分配图或分配表确定译码方法并画出相应的地址位图；选用合适器件，画出译码电路图。例1：某微机系统地址总线为16位，实际存储器容量为16KB，R
34、OM区和RAM区各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路.设计的一般步骤:该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H3FFFH。其中0000H1FFFH为EPROM区，2000H3FFFH为RAM区。2KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM区RAM区地址分配图 根据所采用的存储芯片容量，可画出地址分配图；确定地址分配表 确定译码方法并画出相应的地址位图。EPROM（需要4片）:容量2K，需要11根地址线；RAM（需要8片
35、）:容量1K，只需10根地址线。对于这类译码问题的解决方法：用各自的译码电路分别产生各自的片选信号；分两次译码，即先按容量大的进行一次译码，将一部分输出作为大容量芯片的片选信号，两外一部分输出则与其他相关地址一起进行二次译码，产生小容量芯片的片选信号。Y0(1)A1174LS138ABCG2AG2BG1A12A13A14A15+5V译码器11111111Y4Y1Y2Y3Y5Y6Y71A10(2)(3)(4)(5)(6)(7)(8)(9)(10)(11)(12)4片EPROM8片RAM图5.10片选控制译码电路图 根据地址位图，可考虑用3-8译码器完成一次译码，用适当逻辑门完成二次译码三、存储器
36、与控制总线、数据总线的连接1.存储器与控制总线的连接A.ROM：CS-片选和存储器读B.RAM：（1）CS作片选，WR控制读写；（2）用OE和WE分别控制读、写，CE控制芯片选通2.存储器与数据总线的连接D0D7,D0D155.5 5.5 高速缓冲存储器高速缓冲存储器 一、一、问题的提出问题的提出 微机系统中的内部存储器通常采用动态微机系统中的内部存储器通常采用动态RAM构成，构成，具有价格低，容量大的特点，但由于动态具有价格低，容量大的特点，但由于动态RAM采用采用MOS管电容的充放电原理来表示与存储信息，其存取管电容的充放电原理来表示与存储信息，其存取速度相对于速度相对于CPU的信息处理速
37、度来说较低。这就导致的信息处理速度来说较低。这就导致了两者速度的不匹配，也就是说，慢速的存储器限制了两者速度的不匹配，也就是说，慢速的存储器限制了高速了高速CPU的性能，影响了微机系统的运行速度，并的性能，影响了微机系统的运行速度，并限制了计算机性能的进一步发挥和提高。高速缓冲存限制了计算机性能的进一步发挥和提高。高速缓冲存储器就是在这种情况下产生的。储器就是在这种情况下产生的。二、二、Cache-主存存储结构及其实现主存存储结构及其实现 为了解决存储器系统的容量、存取速度及单位成本之为了解决存储器系统的容量、存取速度及单位成本之间的矛盾，可以采用间的矛盾，可以采用Cache-主存存储结构，即
38、在主存和主存存储结构，即在主存和CPU之间设置高速缓冲存储器之间设置高速缓冲存储器Cache，把正在执行的指令把正在执行的指令代码单元附近的一部分指令代码或数据从主存装入代码单元附近的一部分指令代码或数据从主存装入Cache中，供中，供CPU在一段时间内使用。在一段时间内使用。优点：优点：1.Cache的的读读写写速速度度几几乎乎能能够够与与CPU进进行行匹匹配配，所所以以微微机机系系统统的存取速度可以大大提高；的存取速度可以大大提高；2.Cache的的容容量量相相对对主主存存来来说说并并不不是是太太大大，所所以以整整个个存存储储器器系系统的成本并没有上升很多。统的成本并没有上升很多。CPU地
39、址索引机构置换控制器高速缓冲存储器主存段（页）地址高位地址低位地址地址总线数据总线图5.21Cache结构框图高速缓冲存储器用于存高速缓冲存储器用于存入要访问的内容，即当前入要访问的内容，即当前访问最多程序代码和数据；访问最多程序代码和数据；地址索引机构中存放着地址索引机构中存放着与高速缓冲存储器内容相与高速缓冲存储器内容相关的高位地址，当访问高关的高位地址，当访问高速速缓冲存储器命中时，用缓冲存储器命中时，用来和地址总线上的低位地来和地址总线上的低位地址一起形成访问缓冲存储址一起形成访问缓冲存储器地址；器地址；而置换控制器则按照一而置换控制器则按照一定的置换算法控制高速缓定的置换算法控制高速
40、缓冲存储器中内容的更新。冲存储器中内容的更新。四、四、Cache-主存存储结构的命中率主存存储结构的命中率 命命中中率率指指CPU所所要要访访问问的的信信息息在在Cache中中的的比比率率，相相应应地地将将所所要要访问的信息不在访问的信息不在Cache中的比率称为失效率。中的比率称为失效率。Cache的的命命中中率率除除了了与与Cache的的容容量量有有关关外外，还还与与地地址址映映象象的的方方式式、替换策略、页的大小等因素有关。替换策略、页的大小等因素有关。目目前前，Cache存存储储器器容容量量主主要要有有256KB和和512KB等等。这这些些大大容容量量的的Cache存存储储器器，使使C
41、PU访访问问Cache的的命命中中率率高高达达90至至99，大大大大提高了提高了CPU访问数据的速度，提高了系统的性能。访问数据的速度，提高了系统的性能。五、五、两级两级Cache-主存存储结构主存存储结构 CPU内部的内部的Cache与主机板上的与主机板上的Cache就形成两级就形成两级Cache结构。结构。CPU工作时，首先在第一级工作时，首先在第一级Cache(微处理器内的微处理器内的Cache)中查找数据，中查找数据，如果找不到，则在第二级如果找不到，则在第二级Cache(主机板上的主机板上的Cache)中查找，若数据中查找，若数据在第二级在第二级Cache中，中，Cache控制器在传
42、输据的同时，修改第一级控制器在传输据的同时，修改第一级Cache；如果数据既不在第一级如果数据既不在第一级Cache也不在第二级也不在第二级Cache中，中，Cache控制器则从主存中获取数据，同时将数据提供给控制器则从主存中获取数据，同时将数据提供给CPU并修改并修改两级两级Cache。两级两级Cache结构，提高了命中率，加快了处理速度，使结构，提高了命中率，加快了处理速度，使CPU对对Cache的操作命中率高达的操作命中率高达98以上。以上。六、六、Cache的基本操作的基本操作1读操作读操作 当当CPU发发出出读读操操作作命命令令时时，要要根根据据它它产产生生的的主主存存地地址址分分两
43、两种种情形：情形：一一种种是是需需要要的的数数据据已已在在Cache存存储储器器中中，那那么么只只需需直直接接访访问问Cache存储器，从对应单元中读取信息到数据总线；存储器，从对应单元中读取信息到数据总线；另另一一种种是是所所需需要要的的数数据据尚尚未未装装入入Cache存存储储器器，CPU在在从从主主存存读读取取信信息息的的同同时时，由由Cache替替换换部部件件把把该该地地址址所所在在的的那那块块存储内容从主存拷贝到存储内容从主存拷贝到Cache中。中。2写操作写操作 当当CPU发出写操作命令时，也要根据它产生的主存地址发出写操作命令时，也要根据它产生的主存地址分两种情形：分两种情形：其
44、一，命中时，不但要把新的内容写入其一，命中时，不但要把新的内容写入Cache存储器中，必存储器中，必须同时写入主存，使主存和须同时写入主存，使主存和Cache内容同时修改，保证主存内容同时修改，保证主存和副本内容一致，这种方法称写直达法或称通过式写和副本内容一致，这种方法称写直达法或称通过式写(Write-through，简称通写法简称通写法);另一种方法是，先不更新主另一种方法是，先不更新主存，而是在存，而是在Cache中做以标记，当该页被淘汰时，再把该页中做以标记，当该页被淘汰时，再把该页写回主存。写回主存。其二，未命中时，许多微机系统只向主存写入信息，而不必其二，未命中时，许多微机系统只
45、向主存写入信息，而不必同时把这个地址单元所在的主存中的整块内容调入同时把这个地址单元所在的主存中的整块内容调入Cache存存储器。储器。七、地址映象方式七、地址映象方式 主主存存与与Cache之之间间的的信信息息交交换换，是是以以数数据据块块的的形形式式来来进进行行的的，为为了了把把信信息息从从主主存存调调入入Cache，必必须须应应用用某某种种函函数数把把主主存存块块映映象象到到Cache块，块，称作地址映象。称作地址映象。将主存和将主存和Cache都分为大小相等的若干页。设都分为大小相等的若干页。设主存的容量为主存的容量为2n，Cache的容量为的容量为2m，页的大小为页的大小为2p。则主
46、存地址可由则主存地址可由p位页内地址和位页内地址和n-p位页地址组位页地址组成，成，Cache地址可由地址可由p位页内地址和位页内地址和m-p位页地址位页地址组成。组成。地址映射只需对页地址进行映射。根据不同的地址对应地址映射只需对页地址进行映射。根据不同的地址对应方法，地址映象的方式通常有方法，地址映象的方式通常有直接映象、全相联映象和组相直接映象、全相联映象和组相联映象联映象三种。三种。1直接映象直接映象 每个主存页映象到每个主存页映象到CacheCache中的一个指定页的方式称为直接映象中的一个指定页的方式称为直接映象 地址映象的方法地址映象的方法：将将主主存存的的空空间间按按Cache
47、的的大大小小进进行行分分区区，每每区区内内相相同同的页号映象到的页号映象到Cache中相同中相同的页的位置。的页的位置。Cache主 存第 0页第 1页2m-p-1页2m-p+1页2N+1-1页第 0 页第 1页2m-p-1页.第1区第2区直接映像示意图优点：优点：实现简单实现简单缺缺点点：不不够够灵灵活活，尤尤其其是是当当程程序序往往返返访访问问两两个个相相互互冲冲突突的的块块中中的的数数据据时时，Cache的的命中率将急剧下降。命中率将急剧下降。2全相联映象全相联映象 允许主存中的每一个页映象到允许主存中的每一个页映象到Cache存储器的任何存储器的任何一个页位置上，也允许从确实已被占满的
48、一个页位置上，也允许从确实已被占满的Cache存储器存储器中替换出任何一个旧页。当访问一个页中的数据时，页中替换出任何一个旧页。当访问一个页中的数据时，页地址要与地址要与Cache页表中的所有地址标记进行比较以确定页表中的所有地址标记进行比较以确定是否命中。是否命中。Cache第 0 页第 1页2m-p-1页.主 存第 0页第 1页2n-p-1页.全相联映像示意图优点：块冲突的概率低，Cache的利用率高缺点：全相联Cache中块表查找的速度慢，由于Cache的速度要求高，因此全部比较和替换策略都要用硬件实现，控制复杂，实现起来也比较困难。3组相联映象组相联映象组组相相联联映映象象方方式式是是
49、全全相相联联映映象象和和直直接接映映象象的的一一种种折折衷衷方方案案。这这种种方方法法将将存存储储空空间间分分成成若若干干组组，各各组组是是全全相相联联映映象象，而而组组内内各块则是直接映象各块则是直接映象。主 存第 0页第2k-1页第 0 页第2k-1页第2N-1页.第2k页.第2M-1页第2k页.第 0 组第 1 组第2M-R组第 0 组第 1 组第2C组八、替换策略八、替换策略 由于由于Cache的存储空间较小，主存的存储空间较大，因的存储空间较小，主存的存储空间较大，因此，此，Cache中的一个存储块要与主存中的若干个存储块相对中的一个存储块要与主存中的若干个存储块相对应，若在调入主存
50、中一个存储块时，应，若在调入主存中一个存储块时，Cache中相应的位置已中相应的位置已被其它存储块占有，则必须去掉被其它存储块占有，则必须去掉个旧的字块，让位于一个旧的字块，让位于一个新的字块。这称为替换策略或替换算法。个新的字块。这称为替换策略或替换算法。常用的替换策略是常用的替换策略是：随机替换法随机替换法先进先出先进先出(FIFO)策略：易实现策略：易实现近近期期最最少少使使用用(LRU)策策略略：这这种种替替换换策策略略需需随随时时记记录录Cache存存储储器器中中各各个个字字块块的的使使用用情情况况，以以便便确确定定哪哪个个字字块块是是近近期期最最少少使使用用的的字块。字块。最久没有