《数字电路课程设计课件.ppt》由会员分享，可在线阅读，更多相关《数字电路课程设计课件.ppt（22页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电路课程设计数字电路课程设计数字电路课程设计设计题目：数字钟电路的设计设计题目：数字钟电路的设计数字电路课程设计数字钟电路设计数字钟的功能要求数字钟的功能要求数字钟的功能要求数字钟的功能要求系统组成框图系统组成框图系统组成框图系统组成框图主体电路的设计主体电路的设计主体电路的设计主体电路的设计功能扩展电路的设计功能扩展电路的设计功能扩展电路的设计功能扩展电路的设计设计任务及要求设计任务及要求设计任务及要求设计任务及要求课程设计时间安排课程设计时间安排课程设计时间安排课程设计时间安排数字电路课程设计一、数字钟的功能要求基本功能基本功能基本功能基本功能准确计时，以数字形式显示时、分、秒的时间；
2、准确计时，以数字形式显示时、分、秒的时间；准确计时，以数字形式显示时、分、秒的时间；准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为小时的计时要求为小时的计时要求为小时的计时要求为“12121212翻翻翻翻1 1 1 1”，分和秒的计时为，分和秒的计时为，分和秒的计时为，分和秒的计时为60606060进制；进制；进制；进制；校正时间。校正时间。校正时间。校正时间。扩展功能扩展功能扩展功能扩展功能定时控制；定时控制；定时控制；定时控制；仿广播电台正点报时；仿广播电台正点报时；仿广播电台正点报时；仿广播电台正点报时；报整点时数；报整点时数；报整点时数；报整点时数；触摸报整点时数；触摸报整
3、点时数；其它其它其它其它数字电路课程设计数字钟电路系统由数字钟电路系统由主体电路主体电路和和扩展电路扩展电路两大部分所组成两大部分所组成 振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲 秒计数器计满60后向分计数器进位 分计数器计满60后向小时计数器进位 小时计数器按照“12翻1”规律计数 计数器的输出经译码器送显示器计数器的输出经译码器送显示器 计时出现误差时可以用校时电路进行校时、校分、校秒 扩展电路必须在主体电路正常运行的情况下才能进行功能扩展 二、系统组成框图数字电路课程设计三、主体电路的设计尽量选用同类型的器件，即所有功能部件都采用尽量选用同类型的器件
4、，即所有功能部件都采用尽量选用同类型的器件，即所有功能部件都采用尽量选用同类型的器件，即所有功能部件都采用TTLTTLTTLTTL或或或或CMOSCMOSCMOSCMOS集成电路。集成电路。集成电路。集成电路。整个系统所用的器件种类应尽可能少。整个系统所用的器件种类应尽可能少。整个系统所用的器件种类应尽可能少。整个系统所用的器件种类应尽可能少。设计原则设计原则设计原则设计原则1 1 1 1、振荡器的设计、振荡器的设计、振荡器的设计、振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确振荡器是数字钟的核心。振荡器的稳定度及频率的精确振荡器是数字钟的核心。振荡器的稳定度及频率的精确振荡器是
5、数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构度决定了数字钟计时的准确程度，通常选用石英晶体构度决定了数字钟计时的准确程度，通常选用石英晶体构度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精成振荡器电路。一般来说，振荡器的频率越高，计时精成振荡器电路。一般来说，振荡器的频率越高，计时精成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。度越高。度越高。度越高。数字电路课程设计三、主体电路的设计采用电子手表集成电路采用电子手表集成电路采用电子手表集成电路采用电子手表集成电路(如如如如5C702)5C70
6、2)5C702)5C702)中的晶体振荡器电路，中的晶体振荡器电路，中的晶体振荡器电路，中的晶体振荡器电路，常取晶振的频率为常取晶振的频率为常取晶振的频率为常取晶振的频率为32768Hz32768Hz32768Hz32768Hz因其内部有因其内部有因其内部有因其内部有15151515级级级级2 2 2 2分频集成分频集成分频集成分频集成电路，输出电路，输出电路，输出电路，输出1Hz1Hz1Hz1Hz的标准脉冲的标准脉冲的标准脉冲的标准脉冲晶晶体体振振荡荡器器电电路路振荡器的设计方案一振荡器的设计方案一振荡器的设计方案一振荡器的设计方案一数字电路课程设计555555多多谐谐振振荡荡器器三、主体电
7、路的设计振荡器的设计方案二振荡器的设计方案二振荡器的设计方案二振荡器的设计方案二若精度要求不高也可采用由集成逻辑门与若精度要求不高也可采用由集成逻辑门与若精度要求不高也可采用由集成逻辑门与若精度要求不高也可采用由集成逻辑门与RCRCRCRC组成的时钟源振荡器组成的时钟源振荡器组成的时钟源振荡器组成的时钟源振荡器或由集成电路定时器或由集成电路定时器或由集成电路定时器或由集成电路定时器555555555555与与与与RCRCRCRC组成的多谐振荡器。这里选用组成的多谐振荡器。这里选用组成的多谐振荡器。这里选用组成的多谐振荡器。这里选用555555555555构构构构成的多谐振荡器，设振荡频率成的多
8、谐振荡器，设振荡频率成的多谐振荡器，设振荡频率成的多谐振荡器，设振荡频率f0f0f0f01kHz1kHz1kHz1kHz数字电路课程设计三、主体电路的设计2 2 2 2、分频器的设计、分频器的设计、分频器的设计、分频器的设计分频器的功能：分频器的功能：分频器的功能：分频器的功能：产生标准秒脉冲信号；产生标准秒脉冲信号；产生标准秒脉冲信号；产生标准秒脉冲信号；提供功能扩展电路所需要的信号，如仿电台报时用的提供功能扩展电路所需要的信号，如仿电台报时用的提供功能扩展电路所需要的信号，如仿电台报时用的提供功能扩展电路所需要的信号，如仿电台报时用的1kHz1kHz1kHz1kHz的高音频信号和的高音频信
9、号和的高音频信号和的高音频信号和500Hz500Hz500Hz500Hz的低音频信号等。的低音频信号等。的低音频信号等。的低音频信号等。选用选用选用选用3 3 3 3片中规模集成电路计数器片中规模集成电路计数器片中规模集成电路计数器片中规模集成电路计数器74LS9074LS9074LS9074LS90可以完成上述可以完成上述可以完成上述可以完成上述功能。功能。功能。功能。因每片为因每片为因每片为因每片为1 1 1 110101010分频，分频，分频，分频，3 3 3 3片级联则可获得所需要的频率片级联则可获得所需要的频率片级联则可获得所需要的频率片级联则可获得所需要的频率信号，即第信号，即第信
10、号，即第信号，即第1 1 1 1片的片的片的片的Q0Q0Q0Q0端输出频率为端输出频率为端输出频率为端输出频率为500HZ500HZ500HZ500HZ，Q3Q3Q3Q3端输出端输出端输出端输出频率为频率为频率为频率为100HZ100HZ100HZ100HZ，第，第，第，第2 2 2 2片的片的片的片的Q3Q3Q3Q3端输出为端输出为端输出为端输出为10Hz10Hz10Hz10Hz，第，第，第，第3 3 3 3片的片的片的片的Q3Q3Q3Q3端输出为端输出为端输出为端输出为1Hz1Hz1Hz1Hz。数字电路课程设计74LS9074LS9074LS9074LS90管脚和功能图管脚和功能图管脚和功
11、能图管脚和功能图74LS9074LS9074LS9074LS90结构结构结构结构三、主体电路的设计74LS9274LS9274LS9274LS92是二是二是二是二五五五五十进制计数器十进制计数器十进制计数器十进制计数器，有两个清零端和两个置有两个清零端和两个置有两个清零端和两个置有两个清零端和两个置9 9 9 9端端端端数字电路课程设计三片三片三片三片74LS9074LS9074LS9074LS90构成的构成的构成的构成的1000100010001000分频器分频器分频器分频器三、主体电路的设计数字电路课程设计三、主体电路的设计3 3 3 3、时分秒计数器的设计、时分秒计数器的设计、时分秒计数
12、器的设计、时分秒计数器的设计分和秒计数器分和秒计数器分和秒计数器分和秒计数器都是模都是模都是模都是模M=60M=60M=60M=60的计数器，其计数规律为：的计数器，其计数规律为：的计数器，其计数规律为：的计数器，其计数规律为：00-01-00-01-00-01-00-01-58-59-00-58-59-00-58-59-00-58-59-00选选选选74LS9274LS9274LS9274LS92作十位计数器，作十位计数器，作十位计数器，作十位计数器，74LS9074LS9074LS9074LS90作个位计数作个位计数作个位计数作个位计数器。再将它们级联组成模数器。再将它们级联组成模数器。再
13、将它们级联组成模数器。再将它们级联组成模数M=60M=60M=60M=60的计数器。的计数器。的计数器。的计数器。时计数器时计数器时计数器时计数器是一个是一个是一个是一个“12121212进制进制进制进制”的特殊进制计数器的特殊进制计数器的特殊进制计数器的特殊进制计数器，即当数字钟运，即当数字钟运，即当数字钟运，即当数字钟运行到行到行到行到12121212时时时时59595959分分分分59595959秒时秒的个位计数器再输入一个秒脉冲时，数秒时秒的个位计数器再输入一个秒脉冲时，数秒时秒的个位计数器再输入一个秒脉冲时，数秒时秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为字钟应自动显示为字
14、钟应自动显示为字钟应自动显示为00000000时时时时00000000分分分分00000000秒，实现日常生活中习惯用的计秒，实现日常生活中习惯用的计秒，实现日常生活中习惯用的计秒，实现日常生活中习惯用的计时规律。时规律。时规律。时规律。数字电路课程设计74LS9274LS9274LS9274LS92是二是二是二是二六六六六十二进制计数器，即十二进制计数器，即十二进制计数器，即十二进制计数器，即CP0CP0CP0CP0和和和和Q0Q0Q0Q0组成二进组成二进组成二进组成二进制计数器，制计数器，制计数器，制计数器，CP1CP1CP1CP1和和和和Q3Q2Q1Q3Q2Q1Q3Q2Q1Q3Q2Q1在
15、在在在74LS9274LS9274LS9274LS92中为六进制计数器。中为六进制计数器。中为六进制计数器。中为六进制计数器。三、主体电路的设计74LS9274LS9274LS9274LS92结构结构结构结构六进制六进制六进制六进制二进制二进制二进制二进制Q3Q1Q2Q0CLK1CLK0R02 R0174LS9274LS9274LS9274LS92结构图结构图结构图结构图数字电路课程设计六十进制计数器六十进制计数器六十进制计数器六十进制计数器三、主体电路的设计数字电路课程设计三、主体电路的设计4 4 4 4、译码显示电路的设计、译码显示电路的设计、译码显示电路的设计、译码显示电路的设计 74L
16、S4774LS4774LS4774LS47、74LS4874LS4874LS4874LS48为为为为BCDBCDBCDBCD7 7 7 7段译码段译码段译码段译码/驱动器，其中，驱动器，其中，驱动器，其中，驱动器，其中，74LS4774LS4774LS4774LS47可用来驱动共阳极的发光二极管显示器，而可用来驱动共阳极的发光二极管显示器，而可用来驱动共阳极的发光二极管显示器，而可用来驱动共阳极的发光二极管显示器，而74LS4874LS4874LS4874LS48则用则用则用则用来驱动共阴极的发光二极管显示器。来驱动共阴极的发光二极管显示器。来驱动共阴极的发光二极管显示器。来驱动共阴极的发光二
17、极管显示器。74LS4774LS4774LS4774LS47为集电极开路输出，为集电极开路输出，为集电极开路输出，为集电极开路输出，用时要外接电阻；而用时要外接电阻；而用时要外接电阻；而用时要外接电阻；而74LS4874LS4874LS4874LS48的内部有升压电阻，因此无需外接电的内部有升压电阻，因此无需外接电的内部有升压电阻，因此无需外接电的内部有升压电阻，因此无需外接电阻阻阻阻(可以直接与显示器可以直接与显示器可以直接与显示器可以直接与显示器 连接连接连接连接)。74LS4874LS4874LS4874LS48的功能表如下表所示，其中，的功能表如下表所示，其中，的功能表如下表所示，其中
18、，的功能表如下表所示，其中，A3A2AlA0A3A2AlA0A3A2AlA0A3A2AlA0为为为为8421BCD8421BCD8421BCD8421BCD码输入端，码输入端，码输入端，码输入端，a a a ag g g g为为为为 7 7 7 7段译码输出端。段译码输出端。段译码输出端。段译码输出端。数字电路课程设计三、主体电路的设计74LS4874LS4874LS4874LS48功能表功能表功能表功能表数字电路课程设计三、主体电路的设计5 5 5 5、校时电路的设计、校时电路的设计、校时电路的设计、校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正时间当数字钟接通电源或者计时出现误
19、差时，需要校正时间当数字钟接通电源或者计时出现误差时，需要校正时间当数字钟接通电源或者计时出现误差时，需要校正时间(或称校时或称校时或称校时或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。等校时功能。为使电路简单，这里只进行分和小时的校时。等校时功能。为使电路简单，这里只进行分和小时的校时。等校时功能。为使电路简单，这里只进行分和小时的校时。校时电路
20、的要求校时电路的要求校时电路的要求校时电路的要求在小时校正时不影响分和秒的正常计数；在分校正时不影响秒在小时校正时不影响分和秒的正常计数；在分校正时不影响秒在小时校正时不影响分和秒的正常计数；在分校正时不影响秒在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。和小时的正常计数。和小时的正常计数。和小时的正常计数。数字电路课程设计S1为校“分”用的控制开关 S2为校“时”用的控制开关 校时脉冲采用分频器输出的1Hz脉冲 当S1或S2分别为“0”时可进行“快校时”如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1
21、或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。三、主体电路的设计校校校校“时时时时”、校、校、校、校“分分分分”电路电路电路电路数字电路课程设计三、主体电路的设计6.6.6.6.主体电路的装调主体电路的装调主体电路的装调主体电路的装调 由数字钟由数字钟系统组成框图系统组成框图按照信号的流按照信号的流向分级安装，向分级安装，逐级级联，这逐级级联，这里的每一级是里的每一级是指组成数字钟指组成数字钟的各功能电路的各功能电路 级联时如果出级联时如果出现时序配合不现时序配合不同步，或尖峰同步，或尖峰脉冲干扰，引脉冲干扰，引起逻辑混乱，起逻辑混乱
22、，可以增加多级可以增加多级逻辑门来延时逻辑门来延时 如果显示字符如果显示字符变化很快，模糊不变化很快，模糊不清，可能是由于电清，可能是由于电源电流的跳变引起源电流的跳变引起的，可在集成电路的，可在集成电路器件的电源端器件的电源端V VCCCC加退耦滤波电容。加退耦滤波电容。通常用几十微法的通常用几十微法的大电容与大电容与0.010.01 F F的小电容相并联的小电容相并联 经过联调经过联调并纠正设计方案并纠正设计方案中的错误和不足中的错误和不足之处后，再测试之处后，再测试电路的逻辑功能电路的逻辑功能是否满足设计要是否满足设计要求。最后画出满求。最后画出满足设计要求的总足设计要求的总体逻辑电路图
23、，体逻辑电路图，如图所示如图所示 如果因实如果因实验器材有限，则验器材有限，则其中秒计数器的其中秒计数器的个位和时计数器个位和时计数器的十位可以采用的十位可以采用发光二极管指示，发光二极管指示，因而可以省去因而可以省去2 2片译码器和片译码器和2 2片片数码显示器数码显示器 数字电路课程设计四、设计任务及要求1.1.1.1.功能要求功能要求功能要求功能要求基本功能基本功能以数字形式显示时、分、秒的时间，为节省器件，以数字形式显示时、分、秒的时间，为节省器件，其中小时位用发光二极管指示。要求手动快校时、快校分。其中小时位用发光二极管指示。要求手动快校时、快校分。2.2.2.2.给定的主要元器件给
24、定的主要元器件给定的主要元器件给定的主要元器件给定的主要器件：给定的主要器件：5551片，片，74LS905片，片，74LS922片，片，74LS001片，片，74LS484片，数码显示器片，数码显示器BS2024只，只，发光发光二极管二极管1只，。只，。数字电路课程设计四、设计任务及要求3.3.3.3.设计步骤与要求设计步骤与要求设计步骤与要求设计步骤与要求拟定数字钟电路的组成框图，要求实现电路的基本功能，拟定数字钟电路的组成框图，要求实现电路的基本功能，使用的器件少，成本低；使用的器件少，成本低；设计并安装各单元电路，要求布线整齐、美观，便于级联设计并安装各单元电路，要求布线整齐、美观，便
25、于级联与调试（注意：领到元件后用与调试（注意：领到元件后用“万用表万用表”测试元器件质量的好测试元器件质量的好坏）坏）；测试数字钟系统的逻辑功能；测试数字钟系统的逻辑功能；画出数字钟系统的整机逻辑电路图；画出数字钟系统的整机逻辑电路图；写出设计性实验报告。写出设计性实验报告。参考格式为：参考格式为：数字电路课程设计四、设计任务及要求3.3.3.3.设计报告参考格式设计报告参考格式设计报告参考格式设计报告参考格式目目录录一设计任务（设计课题、功能要求）一设计任务（设计课题、功能要求）二设计框图及整机概述二设计框图及整机概述三各单元电路的设计方案及原理说明三各单元电路的设计方案及原理说明四调试过程及结果分析四调试过程及结果分析五设计、安装及调试中的体会五设计、安装及调试中的体会六对本次课程设计的意见及建议六对本次课程设计的意见及建议七参考文献七参考文献八附录（包括：整机逻辑电路图和元器件清单）八附录（包括：整机逻辑电路图和元器件清单）（目录供参考）（目录供参考）数字电路课程设计五、课程设计时间安排四周内完成。详见四周内完成。详见四周内完成。详见四周内完成。详见“数字电路课程设计教学安排表数字电路课程设计教学安排表数字电路课程设计教学安排表数字电路课程设计教学安排表”。