《数字电子电路卡诺图法化.ppt》由会员分享，可在线阅读，更多相关《数字电子电路卡诺图法化.ppt（54页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子电路设计与制作数字电子电路设计与制作逻辑函数卡诺图化简逻辑函数卡诺图化简 最简与或表达式为：与项（乘积项）的个数最少；每个与项中的变量最少。逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。课前回顾公式化简法 返回反复利用逻辑代数的基本公式、常用公式和运算规则进行化简，又称为代数化简法。必须依赖于对公式和规则的熟练记忆和一定的经验、技巧。最常使用，特别需要熟练记忆！例1化简函数解：例2化简函数解：例3化简函数解：例4化简函数解：公式化简法评价：特点：目前尚无一套完整的方法，能否以最快的速度进行化简，与我们的经验和对公式掌握及运用的熟练程度有关。优点：变量个数
2、不受限制。缺点：结果是否最简有时不易判断。下面将介绍与公式化简法优缺点正好互补的卡诺图化简法。当变量个数超过4时人工进行卡诺图化简较困难，但它是一套完整的方法，只要按照相应的方法就能以最快的速度得到最简结果。知识链接 逻辑函数的卡诺图化简法1.最小项及最小项表达式 2.卡诺图及其画法 3.用卡诺图表示逻辑函数4.卡诺图化简法1.逻辑函数的最小项及其性质（1）最小项：如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。3个变量A、B、C可组成8个最小项：（2）最小项的表示方法：通常用符号mi来
3、表示最小项。下标i的确定：把最小项中的原变量记为1，反变量记为0，当变量顺序确定后，可以按顺序排列成一个二进制数，则与这个二进制数相对应的十进制数，就是这个最小项的下标i。3个变量A、B、C的8个最小项可以分别表示为：（3）最小项表达式 任何一个逻辑函数都可以表示为最小项之和的形式标准与或表达式。而且这种形式是惟一的，就是说一个逻辑函数只有一种最小项表达式。例1-7将Y=AB+BC展开成最小项表达式。解：或：2.卡诺图及其画法 返回（1）卡诺图及其构成原则 卡诺图是把最小项按照一定规则排列而构成的方框图。构成卡诺图的原则是：N变量的卡诺图有2N个小方块（最小项）；最小项排列规则：几何相邻的必须
4、逻辑相邻。逻辑相邻：两个最小项,只有一个变量的形式不同,其余的都相同。逻辑相邻的最小项可以合并。相邻项相邻的含义：一是相邻紧挨的；二是相对任一行或一列的两头；三是相重对折起来后位置相重。三变量卡诺图的画法（2）卡诺图的画法首先讨论三变量（A、B、C）函数卡诺图的画法。3变量的卡诺图有23个小方块；几何相邻的必须逻辑相邻：变量的取值按00、01、11、10的顺序（循环码）排列。相邻相邻 四变量卡诺图的画法相邻相邻不相邻正确认识卡诺图的“逻辑相邻”：上下相邻，左右相邻，并呈现“循环相邻”的特性，它类似于一个封闭的球面，如同展开了的世界地图一样。对角线上不相邻。（1）从真值表画卡诺图根据变量个数画出
5、卡诺图，再按真值表填写每一个小方块的值（0或1）即可。需注意二者顺序不同。例1-8已知Y的真值表，要求画Y的卡诺图。表1-19逻辑函数Y的真值表 3.用卡诺图表示逻辑函数A B CY00000011010101101001101011001111图1-13例1-8的卡诺图 （2）从最小项表达式画卡诺图把表达式中所有的最小项在对应的小方块中填入1，其余的小方块中填入0。例1-9画出函数Y(A、B、C、D)=m(0,3,5,7,9,12,15)的卡诺图。图1-14例1-9的卡诺图 （1）卡诺图中最小项合并的规律合并相邻最小项，可消去变量。合并两个最小项，可消去一个变量；合并四个最小项，可消去两个变
6、量；合并八个最小项，可消去三个变量。合并2N个最小项，可消去N个变量。4.卡诺图化简法由于卡诺图两个相邻最小项中，只有一个变量取值不同，而其余的取值都相同。所以，合并相邻最小项，利用公式A+A=1，ABABA，可以消去一个或多个变量，从而使逻辑函数得到简化。返回 2个相邻格合并4个相邻格合并 8个相邻格合并（2）利用卡诺图化简逻辑函数 A基本步骤：画出逻辑函数的卡诺图；合并相邻最小项（圈“1”）；写出最简与或表达式。关键是能否正确圈“1”。B正确圈“1”的原则 圈1的个数是2N 圈相邻的1；1可以重复被圈；每个圈中有新1出现；圈的个数要最少，并要尽可能大 C从圈1写最简与或表达式的方法：将每个
7、圈用一个与项表示看圈内变量的取值的变化，如变化就消去，如不变就保留。留同去异取值为1用原变量，取值为0用反变量；将各与项相或，便得到最简与或表达式。例1-10用卡诺图化简逻辑函数Y(A、B、C、D)=m(0,1,2,3,4,5,6,7,8,10,11)解：BCABD例1-11化简图示逻辑函数。解：多余的圈11223344圈组技巧(防止多圈组的方法)：先圈孤立的1；再圈只有一种圈法的1；最后圈大圈；检查：每个圈中至少有一个1未被其它圈圈过。5、具有无关项的逻辑函数及其化简无关项的概念：例：当8421BCD码作为输入变量时，禁止码10101111这六种状态所对应的最小项就是无关项。例：设ABCD是
8、十进制数X的二进制编码，当X5时输出Y为1，求Y的最简与或表达式。XABCDY000000100010200100300110401000501011601101701111810001910011/1010/1011/1100/1101/1110/1111解：列真值表画卡诺图并化简。充分利用无关项化简后得到的结果要简单得多。注意：当圈组后，圈内的无关项已自动取值为1，而圈外无关项自动取值为0。利用无关项化简结果为：YABDBC 例：化简逻辑函数Y(A、B、C、D)=m(1,2,5,6,9)+d(10,11,12,13,14,15)式中d表示无关项。解：画函数的卡诺图并化简。结果为：YCDCD
9、门电路的概念：实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等。分立元件门电路和集成门电路：分立元件门电路：用分立的元件和导线连接起来构成的门电路。简单、经济、功耗低，负载差。任务基础知识任务基础知识-基本逻辑门电路基本逻辑门电路 TTLTTL集成门电路 CMOSCMOS 集成门电路 输入端和输出端都用三极管的逻辑门电路。用互补对称 MOS 管构成的逻辑门电路。集成门电路：把构成门电路的元器件和连线都制作在一块半导体芯片上，再封装起来，便构成了集成门电路。现在使用最多的是CMOS和TTL集成门电路。图2 二极管的开关
10、等效电路(a)导通时 (b)截止时图1 二极管的伏安特性曲线导通电压理想化伏安特性曲线 一、一、二极管与门电路二极管与门电路 知识回顾1.1.电路2.2.工作原理A、B为输入信号（+3V或0V）F为输出信号VCC+12V表1电路输入与输出电压的关系ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V用逻辑1表示高电平（此例为+3V）用逻辑0表示低电平（此例为0.7V）ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.逻辑赋值并规定高低电平4.真值表ABF000010100111表 二极管与门的真值表A、B全1，F才为1。可见实现了与逻辑5.5.逻辑符号
11、6.6.波形图(又一种表示逻辑功能的方法）7.7.逻辑表达式FA B图3二极管与门（a）电路（b）逻辑符号（c）波形图 二、二、二极管或门电路二极管或门电路 1.1.电路2.2.工作原理电路输入与输出电压的关系ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B为输入信号（+3V或0V）F为输出信号返回4.真值表ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V可见实现了或逻辑3.逻辑赋值并规定高低电平用逻辑1表示高电平（此例为+2.3V）用逻辑0表示低电平（此例为0V）ABF000011101111A、B有1，F就1。二极管或门的真值表图4 二极管或门（a
12、）电路（b）逻辑符号（c）波形图5.5.逻辑符号6.6.波形图7.7.逻辑表达式FA+B三、非三、非门（反相器）（反相器）图5 非门(a)电路 （b）逻辑符号1.1.电路2.2.工作原理A、B为输入信号（+3.6V或0.3V）F为输出信号AF0.3V+VCC3.6V0.3V返回3.逻辑赋值并规定高低电平用逻辑1表示高电平（此例为+3.6V）用逻辑0表示低电平（此例为0.3V）4.真值表AF0.3V+VCC3.6V0.3VAF0110表2-4 三极管非门的真值表A与F相反可见实现了非逻辑Y=A二极管门电路逻辑关系逻辑表达式电路组成逻辑功能简述逻辑符号与Y=AB全1出1见0出0或Y=A+B全0出0
13、见1出1非见0出1见1出0 (1)电路结构：输出级是集电极开路的。1集电极开路门的电路结构 (2)逻辑符号：用“”表示集电极开路。集电极开路的TTL与非门（a）电路 （b）逻辑符号集电极开路四、集电极开路门（四、集电极开路门（OC门）门）注意：OC门电路必须外接电源和负载电阻，才能提供高电平输出信号。OC门的输出端并联，实现线与功能。RL为外接负载电阻。图2-20OC门的输出端并联实现线与功能 Y1Y2Y000010100111Y Y11=AB=ABY Y2 2=CD=CD2.OC2.OC门的应用举例门的应用举例五、三五、三态输出出门电路（路（TSTS门）返回三态门电路的输出有三种可能出现的状
14、态：高电平、低电平、高阻。何为高阻状态？悬空、悬浮状态，又称为禁止状态。测电阻为，故称为高阻状态。测电压为0V，但不是接地。因为悬空，所以测其电流为0A。控制端高电平有效的三态门1.逻辑符号控制端低电平有效的三态门用“”表示输出为三态。高电平有效低电平有效2三态门的主要应用实现总线传输要求各门的控制端EN轮流为高电平，且在任何时刻只有一个门的控制端为高电平。用三态门实现总线传输 如有8个门，则8个EN端的波形应依次为高电平。uCMOSCMOS门电路的使用知路的使用知识 1.输入电路的静电保护（1）所有与CMOS电路直接接触的工具、仪表等必须可靠接地。（2）存储和运输CMOS电路，最好采用金属屏
15、蔽层做包装材料。CMOSCMOS门电路和门电路和TTLTTL门电路的使用知识门电路的使用知识返回2多余的输入端不能悬空。输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端并联使用。uTTLTTL门电路的使用知路的使用知识 1多余或暂时不用的输入端可以悬空，相当于高电平，如果不悬空可按以下方法处理：（1）与其它输入端并联使用。（2）将不用的输入端按照电路功能要求接电源或接地。比如将与门、与非门的多余输入端接电源，将或门、或非门 的多余输入端接地。返回项目知识目标测试（1）逻辑变量的取值，比大。（）（2）在时间上和数值上均作连续变化的电信号称为模拟信号；在时间上和数值上离散的信号叫做数字信号。（）（3）在数字电路中，最基本的逻辑关系是与、或、非。（）（4）具有“相异出1，相同出0”功能的逻辑门是与门。（）（5）一般TTL集成电路和CMOS集成电路相比，TTL集成门电路的输入端通常不可以悬空。（）（6）TTL与非门多余输入端的处理方法是接地。（）（7）普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（）（8）CMOS或非门与TTL或非门的逻辑功能完全相同。（）?总结：逻辑函数的卡诺图化简法1.最小项及最小项表达式 2.卡诺图及其画法 3.用卡诺图表示逻辑函数4.卡诺图化简法作业Thanks！