《磁阻式随机存取记忆体技术的发展1120734982.docx》由会员分享，可在线阅读，更多相关《磁阻式随机存取记忆体技术的发展1120734982.docx（19页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、Evaluation Warning: The document was created with Spire.Doc for .NET.磁阻式隨機存取記憶體技術的發展現在與未未來 文/葉林秀秀、李佳謀、徐明豐、吳德和物理雙月刊（廿六卷四期）2004年8月625一、前言1988年年由Baibbich等等人發現巨巨磁阻(Giannt Maagnettoressistaance；GMR)1的特特性時，一開始之研究中發發現在室溫溫下巨磁阻阻的磁電阻阻變化並不不大，且必須在很很低的溫度度下才能夠夠有較大的的磁電阻變變化，因而而其實用性並並不大。而而此研究中的的巨磁阻結結構主要是是由兩層鐵鐵磁性金屬層(
2、ferrromaagnettic mmetalls)中間間夾一層金金屬層所構構成，在無無外加磁場場下鐵磁膜膜間的磁矩矩是反鐵磁磁性偶合（anti-ferromagnetic coupling）的狀態，而當外加一強磁場時所有的磁矩都以平行磁場方向排列，磁阻的變化便是指在這兩個狀態下的磁電阻差別，剛開始GMR的特性被用在磁感測元件上2-4，直到1997年後才被廣泛應用於磁記錄讀取頭上以提高磁記錄的密度。而1995年TMR穿隧磁阻(Tunneling Magnetoresistance；TMR)5特性的發現將自旋電子的世界推向另一個嶄新的未來，TMR結構為兩層磁性層中間夾一層極薄的絕緣層，同樣在室溫
3、條件下其產生的磁阻變化遠大於GMR，且中間絕緣層的夾層一般只需厚度1nm1.5nm的Al2O36。這兩種特性的發現成就了夢幻記憶體MRAM（Magnetic Random Access Memory；MRAM）的產生，該記憶體是一種利用具高敏感度的磁電阻材料所製造的記憶體，是一種新穎的非揮發性（Non-Volatile）記憶體，其特性在於此記憶體不論是在寫入或讀取的速度7-9（約為10ns）上皆可媲美靜態隨機存取記憶體（Static Random Access Memory；SRAM）；同時在記憶容量(約為1GB)方面更可與動態隨機存取記憶體（Dynamic Random Access Mem
4、ory；DRAM）相抗衡，將來並可提升密度以及速度一數量級以上。因此，被公認為是極具發展潛力，有機會取代DRAM，SRAM等所有半導體記憶體的新一代記憶體，而備受市場注目。此外，由於MRAM可以與現有的CMOS製程整合，ITRS（International Technology Roadmap for Semiconductors）已將其列為最新的下一代記憶體，短期內主要的應用在於取代攜帶式產品，如手機、PDA及數位相機內的Flash，2010年後則以取代高性能的DRAM為主要目標。二、MRAAM的全球發展現況MRAM主主要是利用用電子的自自旋特性，透透過磁性結結構中自由由層的磁化化方向不同同
5、所產生之之磁阻變化化來記錄訊訊號的”0”與”1”，其運作的的基本原理理與在硬碟碟上存儲數數據一樣，所所儲存的資資料具有永永久性，直直到被外界界的磁場影影響之後，才才會改變這這個磁性數數據。其耗耗能低及反反應速度快快的特性，和和SRAMM相同，而而其積集度度高，和DDRAM相相同。換句句話說，MMRAM具具備了SRRAM和DRAMM共同的優優點，所以以一般預測測，MRAAM在市場場上取代這這兩種記憶憶體的機會會是指日可可待的。事實上MRRAM的基基本概念早早於19772年已被提出出，不過直到到19922年才由Hooneywwell製製作成原形形展示。早早先期MRAAM的位元是利利用異向性性磁阻的
6、特特性(AMMR)製作作出三層結結構perrmallloy(NNi81Fe19)/ttantaalum nitrride/permmallooy100-13，並定義義未加磁場場前與加磁磁場後的阻阻值差異為為磁阻比值值MR%(magnnetorresisstancce raatio)。讀取的方方式主要是是依靠磁阻阻不同所造造成的電位位變化來判判別”0”與”1”的訊號號，電位的的變化率可可達20%-30%，對感測測訊號而言言這樣的變變化率算小小14，且降低低位元尺寸寸時會因為位元元的邊際效效應(edgee currlingg efffect)造成訊號號更小，此此邊際效應應指的是位位元邊界所所產生的
7、渦渦流磁區現現象，會造造成即使提提供外加磁磁場依然無無法使得磁磁區達到翻翻轉並使得得輸出雜訊訊提高，若若位元末端端改為尖細細結構將可可降低此邊邊際效應15。以AMR為結結構製作的的MRAMM元件其實用用性受到相相當的限制制，直到發現現了巨磁阻阻(GMR)以及穿隧隧式磁阻(TMR)，MRAMM的開發才才又有了新新的進展並並且越來越越蓬勃。目前世界各各國對於MMRAM的的研發都投投以國家級級的力量支支持，以美美國為首的的廠商（如如IBM, Mottorolla, HHewleett PPackaard, NVE, Cyppresss, Hooneywwell等等）及日本本產商(如NEC, Sonn
8、y, SSharpp, Tooshibba等)現在正急急速展開以以MRAMM為主的下下一世代記記憶體的研研究。另外，韓國電電子大廠SSamsuung也積積極的加入入MRAMM研發的行行列。圖一所示為MRAMM的世界發展展技術路程程圖。其中NECC在20011年12月於美美國舉行的的半導體製製造技術國國際研討會會“20001 Innternnatioonal Elecctronn Devvicess Meeetingg（20011 IEDDM）”上發表了以以0.1m製程設設計的TMMR元件的研究成果果。NECC對試製品品所做的一一連串試驗驗包括：使使脈衝電流流經過位線線（bitt-linne），
9、通過位線形成的的磁場來寫寫入存儲單元元中的數據據，並讀出出數據。試試驗結果證證明即使是是微小的儲儲存單元也也可以在一一個脈衝週週期的500s內完完成讀出和和寫入動作作。此次試試製的TMMR元件的的短邊長度度僅為0.1m，如如果換算成成單一儲存存元件之容容量的話，相相當於1GGbit以上上。在其它它的試驗中中，NECC還確認可可透過減小TMMR結構使用的的自由層（上上端的磁性性層）膜厚厚以及減小小TMR結構構的長寬比來減減小開關磁磁場。如果果做成自由由層膜厚為為3nm、TMR結構構長寬比為為1.4的儲存單元的的話，儲存單元的的寫入電流流值大約可可降低到33mA。GMR test chip0.5m
10、製程技術5%Densit 2kbits/in2DARPAProgram start1999-200019961997-1998Falcon test chip0.5m製程技術35ns access timeMR30%Density 256kbits/in2DARPA EndsFalcon shrink test chipSmaller features20ns access timeMR40%Density 4Mbits/in22001-20022003Motorola0.2m 製程技術Density 4Mbits/in22004Hewlett-Packard 256-MbitIBM and
11、Infineon 256-Mbit (or512-Mbit)圖一、為MMRAM的的技術路程程圖Sony於於20022年在荷蘭阿姆姆斯特丹舉舉辦的磁記記錄國際會會議“Inntermmag20002”上上，發表了了採用0.35mm規格的CMMOS技術術製造的MMRAM儲儲存陣列。該該公司試製製的儲存陣列的的最大容量量為8KBB，採用1TTMR元件件（或者MMTJ）和和1個電晶體體構成的儲儲存單元結結構。在本本次發表中中，Sonny表示由由於在TMMR元件的的自由層中中採用了CCoFeBB的非結晶晶膜，因此此減少了儲儲存單元之之間的存儲儲、讀取特特性的失真真。而此前前發表的MMRAM通通常採用CCo
12、Fe及及CoFee/NiFFe等作為為自由層材材料。讀取取特性方面面，Sonny表示使使用CoFFeB材料料可以使相相當於“0”和“1”的輸出出級別更加加明確地分分為2個部分。由由於在自由由層中採用用了CoFFeB，使使得MR比值大幅度增增大。比如如，薄膜的結構為（Coo75Fe25）80B20/AllOx/CCoFe/Ru/CCoFe/PtMnn，大小為為0.6m1.2m的的TMR元件件的MR比在偏偏壓為1000mV時時約為555，在偏偏壓為3000mV時時約為400%以上。另另一方面，關關於儲存特特性，對相相鄰4個單元的的星型線進進行測試後後發現，採採用CoFFeB作為為自由層，膜厚為2n
13、nm4nm時，可可以降低交交換層磁場場的失真。而Motoorolaa的半導體體事業部(SPS)和實驗室室則於20022年科技與與電路超大大型積體電電路座談會會20022 VLSSI (VVery Largge Sccale Inteegrattion) Symmposiia onn Tecchnollogy and Circcuitss中，聯合合發表第一一款百萬位位元(1Mbitt) MRRAM通用用記憶體晶晶片，利用用0.6m製程做做出讀寫時時間50 ns且1Mbitts/inn2的MRAMM測試晶片片，20003年12月於美美國召開的的20003 IEEEE IInterrnatiiona
14、ll Eleectroon Deevicees Meeetinng國際際半導體製製造技術會會議上，與與Digiital DNA實實驗室率先先發表採單單一電晶體體和磁隧道道接點(MMagneetic Tunnnelinng Juunctiion)結結構、存取取速度及效效能大增的的MRAMM，採取0.18mm CMOSS製程，並並已推出全全球第一顆顆4Mbitt的MRAMM，計劃自自20044年開始廣廣泛地提供供樣本並且且量產，此舉奠定定了產業的的一個里程程碑，也再再次鞏固了了Motoorolaa的領導地地位。Toshiiba與NEC於20022年開始聯聯合開發MMRAM產產品。在20003年舉行
15、行的“電子信息息通信學會會集成電路路研究會”上，雙方方公開了11Mbitt和1Kbiit兩種MRAAM的試製製產品。這這是繼20002年6月Motoorolaa之後，第第二家公佈佈1Mbitt MRAAM的試製製品。此次次試製的11MbittMRAMM的規格如如下：TMMR單元部部分使用00.6mm製程技術術、其它部部分為0.25mm，MRAMM面積為6.4mm5mm，單單一儲存位位元面積為為6.555m2，電源電電壓為+22.5V，TMR單元元的電阻為為30k，MR比為22%。此次的的成果在技技術上有兩兩大關鍵之之處。第一一，通過更更精密的製製程加工技技術製作出出MRAMM元件並成成功確認了
16、了1Mbiit MRRAM的正正常動作。TMR單元的形狀採用可控制設計，避免了TMR單元的短路。此前的TMR單元的加工過程中，飛濺出來的物質容易導致TMR單元的短路，造成隧道隔層（Tunnel Barrier）的損壞。同時，1Mbit的試製MRAM中還使用了減少切換磁場損耗的技術。通過改善構成TMR單元的磁性薄膜製造技術，自由層的磁化更容易沿易磁化的軸向進行。第二個關鍵之處是導入了覆蓋有磁性體的寫入用的word線和bit線的磁束集中結構，也就是將寫入用word線和bit線分別以磁性體包住，使得即使在微小的寫入電流值下也能有效地提供寫入用的磁場，其構造如圖二所示，與原來未使用磁束集中結構時相比，
17、可將寫入時的工作電流降至1/3以下。Toshiba與NEC並預計2005年投資超過100億日幣發展MRAM量產技術，最初將量產容量定在256Mbits/in2，以取代DRAM之主流市場。2004年年美國NVVE公司和和日本ANNELVAA公司於美美國加州阿阿那罕姆市市(Anaaheimm)召開的的磁記錄國國際會議“99th JJointt MMMM-inttermaag Coonferrencee”中分別別發表了開開發成功室室溫下磁阻阻率(MRR比）高達達70%的TMR元件件，大幅提提高MRAAM讀寫的的可靠性，此此前的磁阻阻率大約為為50%。在在磁化固定定層和自由由層上全都都採用Coo-Fe
18、-B。通過過採用Coo-Fe-B，提高高了夾在磁磁化固定層層和自由層層之間的絕絕緣膜(氧化鋁)的親和性性。在NVVE之後發發表產品的的ANELLVA，在在此次會議議召開前原原本發佈的的技術聲明明中表示：“室溫下MRR比已高於於60%”。但因NVEE發佈的技技術中聲稱稱已達到770%，或或許是受到到了NVEE的刺激，AANELVVE在發佈佈會上表示示“我們對技技術概要的的標題做了了些調整，已已改為：室室溫下已達達到70%”，造成成會場一片片沸騰。其其實，此前前該公司已已在20003年12月的半半導體設備備展“SEEMICOON Jaapan 20033”上已宣佈達到到70。不不過，當時時沒有公佈
19、佈自由層的的材料。目前全球對對於MRAAM的研發發投入都以以國家級的的力量支持持，美國以以國防部的的DARPPA（Defeense Advaancedd Reseearchh Proojectts Aggencyy）計畫支支持，目前前包括IBBM、Infiineonn及Motoorolaa是進度最最快的公司司，且宣稱稱20044年將推出出256MMbitss/in22或512MMbitss/in22級的產品品。韓國也也是以國家家型的Teera-llevell nannodevvicess計畫支持持，Sammsungg是當中動動作最積極極的公司，預預計2000520006年之之間可推出出產品。日
20、日本也有國國家型計畫畫支持，計計畫成員公公司包括SSony、Toshhiba及及NEC等，且且宣稱20004年可可以推出MMRAM的的成品。因此總結結看來，MMRAM若若更能進一一步達到低低成本與高高密度的目目標，取代代Flassh與DRAMM既有的市市場，將輕輕而易舉。而台灣目前前亦有國家家型的計劃劃積極投入入MRAMM的研究領領域中。除了經濟部部技術處所所支持的學學界科專計計畫，由雲雲林科技大大學、中正正大學、及及彰化師範範大學共同同成立台台灣自旋科科技研究中中心，並並進行高高密度磁阻阻式隨機存存取記憶體體之核心技技術研發計計畫外，工研院電子子所亦規劃劃磁性記記憶體關鍵鍵技術發展展五年計畫
21、畫。台台灣自旋科科技研究中中心的主主要目標是是發展奈米米位元(330-500nm)MMRAM的的蝕刻及讀讀寫的技術術，我們主主要的技術術路程圖如如圖三所示。而電電子所主要要研發內容包包括多層膜膜的成長、磁磁性材料蝕蝕刻技術及及製作流程程的開發、以及如何導入CMOS製程及規劃完整積體電路。兩計畫的最終目標是在台灣建立起磁性記憶體的自我研發能力。另外，工研院電子所更於2004年宣佈，結合台積電的前段製程技術與電子所的後段製程，成功開發出1KB MRAM雛型的完整製程與電路功能驗證，後續將進行MRAM記憶體與系統晶片整合技術的開發。台灣學界及法人在MRAM元件上的開發上不遺餘力，但業界的努力稍嫌不足
22、，若將來欲成為國際性自旋電子學與MRAM的研究重鎮，產官學方面的合作還有待加強。圖二、為NNEC/東東芝在1KKbit MRAMM中導入了了磁束集中中結構圖三、為本本中心高密密度磁阻式式隨機存取取記憶體之之核心技術術研發技術術路程圖三、MRAAM的讀寫寫原理目前各國在在MRAMM相關的研研究上，就就記憶元來來說，有採採用GMRR與TMR；雖雖然就原理理來說，兩兩者其實差差不多，但但使用TMMR的MRAMM更能實現現高速化，在在實用性方方面來說這這是非常有有利的，因因此TMRR型MRAMM是將來發發展的趨勢勢。以下就就簡單的說說明MRAAM的讀寫寫機制。MRAM的的寫入機制制是利用上上下兩層XX
23、Y軸向的的導電金屬屬層，中間間夾著穿隧隧式磁電阻阻(TMRR)或是巨巨磁電阻(GMR)的記憶元元(celll)。最最上面的導導電金屬層層稱為位元元線(Biit Liine)，最最下面的金金屬層稱為為字元線(Wordd Linne)，基基本構造圖圖如圖四所示：當當位元線通通過一脈衝衝波時，此此時自由層層(freee laayer)的磁化方方向因為受受到位元線線上的電流流所感應的的磁場影響響而偏移一一方向。若若此時也在在字元線上上加一脈衝衝電流，使使得所感應應的磁場完完全改變自自由層的磁磁化方向，如如此一來，兩兩鐵磁性層層的磁化方方向為順向向排列(因磁電阻阻低，可令令其為0)或反向排排列(因磁電阻
24、阻較高，可可令其為11)。圖四、磁阻式隨機記憶體(MRAM)的結構圖，在記憶元的上下各有一層導線，用來控制單一記憶元的翻轉。若將上下兩兩層導線均均通以電流流，則可視視為記憶單單元(ceell)置置於相互垂垂直的磁場場中(HX , HHY)。假設記記憶單元中中自由層部部分的磁化化方向為XX，則當HY為零時，自自由層中的的矯頑場HHc(cooerciivityy)為最大大。但隨著著HY的增加，自自由層中的的矯頑場會會慢慢的被被抵銷掉，最最後磁化方方向會翻轉轉過去，這這便是MRRAM寫入入的機制。若若要在其中中一個記憶憶元(ceell)寫寫入資料，例例如第 II 行第 J 列，則將將電流通過過第 I
25、 行的字元元線，但此此時電流如如果加太大大，則會使使字元線上上的自由層層通通翻轉轉，所以外外加的電流流只比臨界界值(Thhreshhold Valuue)要低低一點，此此時再加上上一小電流流到第 JJ 列的位位元線就會會使的此記記憶元的自自由層磁化化方向翻轉轉。一般寫寫入機制是是以He-Hh(易軸-難軸)平面星狀狀圖（Assterooid）為為依據，如如圖五所示為星星狀圖，當當X或Y 軸其中中一軸的電電流加到一一臨界值時時，另一軸軸只要加一一小電流值值就可使自自由層磁化化方向翻轉轉。而其讀取機機制如圖六六所示，當當一電流通通過單位記記憶元時，根根據磁阻的的狀態不同同則所產生生的Vout亦不不同
26、。如圖圖七所示，當當兩鐵磁性性層的磁化化方向為順順向排列時時，因磁阻阻低故Vout較低低；而兩鐵鐵磁性層的的磁化方向向為反向排排列時，磁磁阻較高所所以Vout較高高。根據VVout的高高低狀態的的不同便能能判斷單位位記憶元所所儲存的資資料為”1”或”0”。四、MRAAM核心技技術的發展展現況MRAM的的核心技術術主要包括括(1)高MR比值的的磁性材料料結構(22)降低位位元尺寸(3)讀寫寫的架構及及方法，詳詳細如下所所述：(一)磁性性材料層的的結構目前大多往往TMR材料料發展，TTMR多層層膜之一大大特點是在在於兩層鐵鐵磁層中有有一層絕綠綠薄膜，厚厚度在幾個個奈米以下下，其主要要結構如圖圖八所
27、示。理理論上許多多不同的絕絕緣物質都都可使用，不不過報導中中，最多的的是氧化圖五、星狀狀圖（Asteeroidd）：在星狀圖圖所圍的區區域外，為為磁化翻轉轉區。而在在星狀圖的的區域內，為為磁化非翻翻轉區。鋁(Al22O3)其次如MggO或其他他氧化絕緣緣物質也偶偶有使用。目目前國際間間報導之TTMR薄膜膜以金屬鐵鐵磁層/絕緣層/金屬鐵磁磁層為主要要結構，其其中金屬鐵鐵磁層部分分可由Fee,Co,Ni等作作適當之調調配而成。而而絶緣層部部分大多使使用氧化鋁鋁，雖然文文獻中之磁磁阻質己達達到40%70%，但仍有有一些問題題，其中最最嚴重的有有2項；一是是電流的非非線性效應應也就是MMR值與偏偏壓的
28、大小小有關，雖雖然理想的的MR比率可可達700%但改變變電壓可能能減小MRR值。另外外一個更嚴嚴重的問題題則是TMMR薄膜的的電阻太大大(1KK)，因因此電流很很小，為了了要減少電電阻值，最最直接的辦辦法則是將將絶緣層做做薄。然而而目前發現現當絕緣層層降至77時,有嚴重的的短路現象象發生，因因此電阻降降低則受到到限制，造造成TMRR材料的最最大困難。VoutHH“0” state“1” state圖七、單位記憶元讀取輸出電壓（Vout）示意圖CellBarrier layerCurrent SourceVout圖六、讀取機制示意圖(二)降低低位元尺寸寸縮小每單一一記憶元橫橫向尺度及及記憶元間間
29、距是提高高容量密度度的唯一方方式，此部部份目前多多利用電子子束微影術術、反覆對對準製作、及及使用電漿漿耦合乾式式離子蝕刻刻之回蝕刻刻技術，來來達到製作作奈米尺度度之記憶元元陣列。結結構設計部部分，將包包括橫向形形狀及多層層膜層狀結結構的考量量，以達到到低電流讀讀寫及記憶憶元穩定的的要求。而而在製程的的部分：技技術的突破破在使用電電子束微影影技術並配配合電漿耦耦合乾式離離子蝕刻之之回蝕刻技技術，製作作奈米尺度度之記憶元元及讀寫連連接導線，與與製程上相相關的核心心技術開發發等。圖九九顯示的是是由由台灣自自旋科技研研究中心彰彰師大團隊隊所製作的的電子顯微微鏡影像圖圖，顯示的的是30nnm直徑之之舉離
30、製程程的點陣列列。若以此此為儲存密密度換算的的話，其儲儲存密度可可以高達1180 GGbitss/in22。圖八、TMR結構示意圖圖九、電子顯微鏡微影圖，顯示的是電子束微影術配合舉離製程所完成之點陣列，可以看出點大小為30nm，因此點直徑為奈米。事實上以此為儲存密度換算的話，其儲存密度可以高達180 Gbits/in2。(三)讀寫寫的架構及方法法目前MRAAM的讀寫寫機制有二二種，一為為1T1MTJ（one Trannsisttor oone MMTJ）架架構166-23，即一個個記憶元就就連接一個個電晶體（MOSFET），其工作原理與DRAM相似；另一為XPC（Cross-Point Cel
31、l）161724架構，與前者差別在於並非每個MTJ都接電晶體。在讀寫比較上，XPC讀取較1T1MTJ困難，但XPC所佔面積比較小；隨著MRAM往高密度發展，XPC將是合適的解決方式。圖十所示為為1T1MTJ架構的的MRAMM讀寫機制制，主要使使用三條控控制線來完完成，分別別為位元線線（Bitt linne，BL）、寫寫入字元線線（Wriite WWord linee，WWL）及及讀取字元元線（Reead WWord linee，RWL）。寫寫入模式下下，如圖十十（b）所示，位位元線與寫寫入字元線線設為”高準位”，而讀取取字元線設設為”低準位”，此時MOOSFETT為截止狀狀態；此時時通過位元元
32、線的電流流會產生易易軸磁場（Heasy），而流經寫入字元線的電流產生難軸磁場（Hhard），進而利用這兩個磁場來改變MTJ的狀態。對MTJ寫入”1”或”0”的動作是由位元線的電流方向決定，假設位元線電流方向向右是對MTJ寫入”1”的狀態，那麼電流方向向左便是對MTJ寫入”0”的狀態。而寫入字元線在對MTJ寫入”1”或”0”時其電流方向可變也可不變，但通常是固定在同一方向。而在讀取模式時，如圖十（a）所示，首先讀取字元線設為”高準位”，而寫入字元線設為”低準位”，此時MOSFET為導通狀態；之後位元線送出檢測電流穿過MTJ，最後透過MOSFET到地。從位元線端量測得對地電壓即可用來判斷MTJ所儲
33、存的資料。1T1MTTJ原本為為一個MTTJ接一個個MOSFFET，但但實際製程程上為一個個MTJ接二二個MOSSFET，因因為在製程程上如此的的做法很容容易達到且且不需增加加製程程序序，最重要要的是如此此一來能降降低MOSSFET的的電阻（二二個MOSSFET為為並聯），進進而提升資資料讀取時時的可靠度度。但採用用1T1MMTJ的架架構時，其其記憶元的的大小與DDRAM一一樣都是由由MOSFFET決定定，MTJJ的尺寸遠遠比MOSSFET小小。Free layerPinned layerBarrierBit lineWrite Word lineRead Word lineSense Cur
34、rentMOSFET “ON”Free layerPinned layerBarrierBit lineWrite Word lineRead Word lineMOSFET “OFF”Program Current HhardProgram Current Heasy（a）（b）圖十、1T1MTJ記憶元，（a）讀取模式，（b）寫入模式XPC架構構是另一種種MRAMM的讀寫機機制，與11T1MTTJ架構的的差別在於於XPC架構構中的記憶憶元並無串串接一個MMOSFEET，因此此就架構上上而言比較較簡單。圖圖十一所示為為XPC架構構，其讀寫寫機制只使使用位元線線（BL）與字字元線（WWL）來完完
35、成；由於於少了MOOSFETT，因此其其記憶元尺尺寸也大幅幅減少，如如圖中所示示，單一記記憶元的尺尺寸大小只只有4F2，比1T11MTJ架架構少了一一半。其寫入機制制與1T1MTJ相同，都都是利用位位元線與字元線同時時施加電流流來產生難難軸與易軸軸磁場，進進而改變MMTJ的狀狀態。圖十十二所示為為XPC架構構在寫入模模式下的動動作，例如如要對第ii行第j列的記憶憶元作寫入入動作，便便在第i行與第j列各加入入電流，值值得注意的的是由於XXPC架構構其MTJJ直接與位位元線、字字元線相接接，不像11T1MTJ架構有有電氣隔離離，所以在在寫入時電電流可能會會經由MTTJ流失，導導致電流會會隨著位元元
36、線或字元元線路徑變變長而愈小小，甚至小小到無法完完成MTJJ寫入的動動作。MTJBLWL單一個記憶元FFFF圖十一、XPC架構單一記憶元示意圖XPC架構構的讀取動動作如圖十十三所示，假假設要讀取取第i行第j列的記憶憶元的狀態態，第一步步將j列接至檢檢測放大器器而i行接地，至至於其他行行列則接與與第j列相同的的電位（VVeq），如如此一來只只有選擇的的記憶元有有電流（IIreadd）通過，其其餘未選擇擇的記憶元元因兩端為為同電位故故無電流，再再來將Ireadd轉換為電電壓（Vout）即即可將記憶憶元的狀態態讀出，最最後與參考考位元（RReferrencee Celll）的狀狀態比較便便可得知該該
37、記憶元所所儲存的資資料是”0”或”1”了。圖十三、XPC架構讀取模式圖十二、12 XPC架構寫入模式五、奈米尺尺寸MRAAM發展瓶頸與與可能解決決方法MRAM是是一個相當當複雜及新新穎的自旋旋電子集積積元件，要要達到超高高容量密度度及良好的的整體表現現，需要解解決很多問問題，如渦渦流現象、讀取寫入入時的漏電電流效應、消耗功率率、熱穩定定度等問題題。尤其當位位元尺寸到到達奈米層層級時，所要克服服的瓶頸不不單是如何何製作還包包含要如何何提升讀寫寫效率等，究竟要如何才能夠得到最理想的MRAM成效，下面就針對1T1MTJ(1 Transistor 1Magnetic Tunnel Junction)與
38、XPC(Cross Point Cell)24結構在奈米層級MRAM記憶位元所面臨到的四大問題進行剖析：1.寫入技技術方面：(a)渦流流效應(vvorteex)：以目前1T1MTJ結構的的MRAMM記憶位元元所使用的的材料依然然以水平異異向性的磁磁性材料為為主，當記記憶位元尺尺寸降低時時最直接面面臨到的技技術問題是是渦流效應應(vorrtex)的影響，如圖十四所示，在水平式式磁性記憶憶材料位元元的兩側受受限於磁區區圖十四、水平式磁記憶單一位元示意圖的穩定性會會呈現一漩漩渦狀的磁磁區，因此在奈米米尺寸下磁磁位元的穩穩定性是否否依然存在在，磁矩的的方向是否否依然能夠夠保持，此此效應將限限制磁記錄錄
39、的密度。解決的方法可改以採用垂直異向性的磁性材料製作磁記憶位元(PMTJ)，除了可解決渦流效應(vortex)的問題外，更可提高記錄的密度。25-26圖十五所示為水平式磁性記憶材料橢圓位元在不同磁場下所形成的磁區情況。圖十六所示為PMTJ的架構示意圖。圖十五、橢圓位元在不同磁場下所形成的磁區(磁場方向在短軸)(本圖由台大張慶瑞及彰師大吳仲卿教授提供)圖十六、PMTJ的架構示意圖(b)漏電電流問題：XPC架構構是另一種種MRAMM的讀寫機機制，與11T1MTTJ架構的的差別在於於XPC架構構中的記憶憶元並無串串接一個MMOSFEET，因此此就架構上上而言比較較簡單。其其讀寫機制制只使用位位元線（
40、BBL）與字字元線（WWL）來完完成；由於於少了MOOSFETT，因此其其記憶元尺尺寸也大幅幅減少，值值得注意的的是由於XXPC架構構其MTJJ直接與位位元線、字字元線相接接，不像11T1MTTJ架構有有電氣隔離離，所以在在寫入時電電流可能會會經由MTTJ流失，導導致電流會會隨著位元元線或字元元線路徑愈愈長而愈小小，甚至小小到無法完完成MTJJ寫入的動動作。解決決的方法可可利用最佳佳化電路來來改進。27圖十七所示示為台灣自自旋科技研研究中心雲雲科大團隊隊所設計的的XPC架構構電路圖，而圖十八為其XPC電路路模擬流經經位元線與與字元線的的電流波形形，用來確確定在寫入入模式時，流流經BL與WL的電
41、流流是否達到到1mA使MTJ翻轉轉。圖十七、XPC架構電路圖圖十八、XPC電路模擬，流經位元線與字元線的電流波形 2.讀取技技術方面：漏電流效應應與功率消消耗的提高高：為了達到奈米米級的記憶憶位元與提高高單位儲存存密度，採採用XPCC的結構方方式是未來來的走向，因為1T1MTJ的記憶元尺寸是取決於MOSFET的尺寸大小，因此很難達到奈米層級。雖然XPC結構的記憶元尺寸可達到奈米層級，但由於沒有像1T1MTJ具有電氣隔離的部份，因此不論是在寫入或讀取狀態下皆會有漏電流的產生，且又以讀取時所產生的漏電流效應影響更甚。而隨著記憶元陣列越大漏電流的效應越是顯著，因此造成整體的功率耗損上升，需要提供比一
42、般1T1MTJ更大的功率才能夠使XPC讀寫電路正常運作。解決方法有二：一是提高磁阻值(改變氧化層或TMR整體結構)以降低漏電流，另一為改變讀寫電路架構以提高資料讀寫的準確度。圖十九為本中心模擬流經記憶元的電流情形，在讀取模式下，被選擇到的記憶元其通過的電流與1T1MTJ情形相同。而未被選擇到的記憶元，由於只採用二組解碼器且XPC架構的記憶元如同一電阻串並聯網路，所以也有電流通過。這將造成讀取的困難，因為檢測放大器的輸入訊號為前述二者之和。至於寫入模式時幾乎無電流通過記憶元，只有在記憶元切換時有些微電流產生。3.降低位位元尺寸技技術上：(a)過高高的形狀長長寬比:對水平異異向性磁性性記憶位元元而
43、圖十九、XPC XPC電路模擬，流經MTJ的電流情形言，爲讓磁磁區的位元元穩定性，在在位元製作作上都採用用橢圓形狀狀為主，以以提高磁區區的形狀異異向。因此此在位元大大小上造成成需要浪費費較多的面面積，在降降低位元尺尺寸上有其其限度。此此部分若改改採用垂直直異向性的的材料當記記憶位元將將可大幅改改善面積的的利用，可可使橢圓位元元改製作成成圓形或方方形位元結結構，降低低使用面積積，以大幅提提升記憶密密度。(b)1TT1MTJJ的結構難難以製作：1T1MMTJ的結結構可避免免漏電流的的問題，節節省功率的的損耗，但但記憶密度度遠不及XXPC結構構，且在製製作上必須須與MOSSFET半半導體製程程相互結
44、合合，製作困困難度與耗耗費的時間間、金錢高高於XPCC製程許多多倍，因此此建議改採採XPC結構構方式將提提高經濟效效益。(c)難以以檢測磁/電特性：一旦位元元尺寸降低低要如何取取得特定某某位元的磁磁/電特性是是相當大大的考驗，若能夠準確定位並迅速獲取資料將可大幅提高檢測效率，此部分建議可用CAFM(Contact atomic force mircoscope)28來達到，CAFM是結合原子力顯微鏡、I-V檢測與奈米定位功能的特殊儀器，除了可利用探針與樣品間的凡得瓦爾作用力取得樣品表面結構外，在接觸式探針(contact tip)上所附加的檢訊放大器(sense amplifier)可施加任意
45、的微小偏電壓於樣品上，然後透過探針與樣品接觸後所反應出之電流訊號，取得材料表面結構與電流之關係曲線。CAFM可準確量測非常小的電流訊號其解析範圍可1pA至1A，適用於量測要求高解析、微電流與微電壓的奈米元件。CAFM是一種高解析可快速並準確獲得量測元件資訊的檢測儀器，其功能包含：可量測樣品表面結構、磁區結構、量測I-V曲線、磁阻(MR)、RA、MTJs之穿遂電流(tunneling current)等等。圖二十所示為CAFM量測原理示意圖，圖二十一是台灣自旋科技研究中心雲科大團隊由CAFM所量測取得的單一位元漏電流示意圖，此圓形位元大小為直徑5m。(d)Crross talkk：為了實現現高密
46、度的的MRAMM，縮短記記憶位元間間的間距是是必要的；然然而當記憶憶位元間的的間距縮短短到一定程程度時，相相鄰的記憶憶位元在執執行寫入動動作的情形形下相當容容易相互干干擾，即為為所謂的CCrosss tallk。由於於MRAMM是利用磁磁場來寫入入資料，而而straay fiiled 會影響到到鄰近的位位元，故Crooss ttalk的的問題是很很難避免的的。對於未未來高密度度MRAMM的發展，如如何隔離或或降低記憶憶位元相互互間的Crross talkk效應則有有待新的讀讀寫技術來來解決。4.熱穩定定度改良技技術上：當磁性記憶憶位元尺寸寸不斷縮小小下，磁矩矩方向易受受到熱擾動動的影響而而出現
47、不規規則轉動，導導致無法產產生穩定磁磁區，此稱稱為超順磁現現象(suuper-paraamagnneticc pheenomeena)。此此部份建議議可採用較較高磁異向性材料料(higgh annisottropiic maateriial ，KuVT；Ku是磁異向性性能量密度度常數，VV為體積，為波茲曼曼常數，TT為絕對溫溫度) 圖二十一、由CAFM所量測取得的單一位元漏電流示意圖，左邊為AFM的表面結構圖；右邊為漏電流分佈狀況圖圖二十、CAFM量測原理示意圖六、結論對1T1MMTJ的結結構而言，由由於每個記記憶元都接接有MOSSFET，即即每個記憶憶元可視為為各自獨立立，如此在在讀或寫時記