《康华光数电第6章2.ppt》由会员分享，可在线阅读，更多相关《康华光数电第6章2.ppt（23页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、6.2 时序逻辑电路的分析时序逻辑电路的分析6.2.1 分析时序逻辑电路的一般步骤分析时序逻辑电路的一般步骤6.2.2 同步时序逻辑电路分析举例同步时序逻辑电路分析举例6.2.3 异步时序逻辑电路分析举例异步时序逻辑电路分析举例时序逻辑电路分析的任务：时序逻辑电路分析的任务：分析时序逻辑电路在输入信号的作用下，其状态和分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。输出信号变化的规律，进而确定电路的逻辑功能。6.2 时序逻辑电路的分析时序逻辑电路的分析 时序电路的逻辑功能是由其状态和输出信号的变化的规时序电路的逻辑功能是由其状态和输出信号的变化的规律呈现
2、出来的。所以律呈现出来的。所以,分析过程主要是分析过程主要是列出电路状态表列出电路状态表或或画出状态图画出状态图、工作波形图工作波形图。分析过程的主要表现形式分析过程的主要表现形式:6.2.1时序逻辑电路分析的一般步骤时序逻辑电路分析的一般步骤:1.了解电路的组成：了解电路的组成：电路的输入、输出信号、触发器的类型等。电路的输入、输出信号、触发器的类型等。.确定电路的逻辑功能确定电路的逻辑功能。3.列出状态转换表、画出状态图和波形图列出状态转换表、画出状态图和波形图。2.根据给定的时序电路图根据给定的时序电路图,写出下列各逻辑方程组：写出下列各逻辑方程组：2)输出方程；输出方程；3)各触发器的
3、激励方程（驱动方程）各触发器的激励方程（驱动方程）;4)状态方程状态方程:将每个触发器的驱动方程代入其特性方程将每个触发器的驱动方程代入其特性方程1)时钟方程时钟方程例例1 1 试分析如图所示时序电路的逻辑功能。试分析如图所示时序电路的逻辑功能。电路是由两个电路是由两个JK触发器组成的莫尔型同步时序电路触发器组成的莫尔型同步时序电路。解：解：1.1.了解电路组成。了解电路组成。J1=K1=X Q0J0=K0=1Y=Q1Q02.2.写出下列各逻辑方程式：写出下列各逻辑方程式：输出方程输出方程激励方程激励方程6.2.2 同步时序逻辑电路分析举例同步时序逻辑电路分析举例J2=K2=X Q1 J1=K
4、1=1将激励方程代入将激励方程代入JK触发器的特性方程得状态方程触发器的特性方程得状态方程整理得：整理得：FF2FF13.列出其状态转换表，画出状态转换图和波形图列出其状态转换表，画出状态转换图和波形图Y=Q2Q1 1 11 00 10 0X=1X=0状态转换表状态转换表1 0/10 0/10 1/01 1/00 0/01 0/01 1/00 1/0状态图状态图 1 0/10 0/11 10 1/01 1/01 00 0/01 0/00 11 1/00 1/00 0X=1X=0画出状态图画出状态图根据状态转换表，画出波形图。根据状态转换表，画出波形图。11 0 0 0 1 100 1 1 1
5、1 000 0 1 0 0 101 10 10 0A=1A=0Z1 10 00 01 11 11 10 00 01 11 10 01 11 10 0Q2Q1X=0X=0时时电路功能：可逆计数器电路功能：可逆计数器 X=1X=1时时Y可理解为进位或借位端。可理解为进位或借位端。电路进行加电路进行加1 1计数计数电路进行减电路进行减1 1计数计数 。.确定电路的逻辑功能确定电路的逻辑功能.例例2 分析下图所示的同步时序电路。分析下图所示的同步时序电路。激励方程组激励方程组输出方程组输出方程组 Z0=Q0 Z1=Q1 Z2=Q21.根据电路列出逻辑方程组根据电路列出逻辑方程组:得状态方程得状态方程2
6、.列出其状态表列出其状态表将激励方程代入将激励方程代入D 触发器的特性方程得状态方程触发器的特性方程得状态方程1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1 00 1 00 0 10 0 10 0 0状态表状态表3.画出状态图画出状态图 1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1 00 1 00 0 10 0 10 0 0状态表状态表4.画出时序图画出时序图由状态图可见，电路的有效状态是由状态图可见，电路的有效状态是3位循环码。位循环码。从时序图可看出
7、，电路正常工作时，各触发器的从时序图可看出，电路正常工作时，各触发器的Q端轮流出现端轮流出现一个宽度为一个一个宽度为一个CP周期脉冲信号周期脉冲信号,循环周期为循环周期为3TCP。电路的功电路的功能为能为脉冲分配器或节拍脉冲产生器，脉冲分配器或节拍脉冲产生器，并且该电路具有并且该电路具有自启动能自启动能力力。5.逻辑功能分析逻辑功能分析状态图中，正常工作循环内的状态为有效状态，非循状态图中，正常工作循环内的状态为有效状态，非循环内的状态为无效状态。若电路进入无效状态后，在环内的状态为无效状态。若电路进入无效状态后，在CP脉冲作用下最终可进入有效稳定的循环状态，则脉冲作用下最终可进入有效稳定的循
8、环状态，则电路具有自启动能力，否则不具备自启动能力。电路具有自启动能力，否则不具备自启动能力。MealyMealy型和型和MoorMoor型时序电路型时序电路 电路的输出是输入变量电路的输出是输入变量A及触发器输出及触发器输出Q1、Q0 的函数，的函数，这类时序电路亦称为米利型状态机这类时序电路亦称为米利型状态机 。Mealy型型电路电路 电路输出仅仅取决于各触发器的状态，而不受电路当时的输入电路输出仅仅取决于各触发器的状态，而不受电路当时的输入信号影响或没有输入变量，这类电路亦称为摩尔型状态机信号影响或没有输入变量，这类电路亦称为摩尔型状态机 Moor型电型电路路（1）分析状态转换时必须考虑
9、各触发器的时钟信号的作用情况。）分析状态转换时必须考虑各触发器的时钟信号的作用情况。有作用，则令有作用，则令cpn=1；否则；否则cpn=0。根据激励信号确定那些根据激励信号确定那些cpn=1的触发器的的触发器的次态次态，cpn=0的触发的触发器则器则保持保持原有状态不变。原有状态不变。（2）每一次状态转换必须从输入信号所能触发的）每一次状态转换必须从输入信号所能触发的第一个第一个触发器触发器开始逐级确定。开始逐级确定。（3）每一次状态转换都有一定的时间延迟。）每一次状态转换都有一定的时间延迟。同步时序电路的所有触发器是同时转换状态的，与之不同，同步时序电路的所有触发器是同时转换状态的，与之不
10、同，异步时序电路各个触发器之间的状态转换存在一定的异步时序电路各个触发器之间的状态转换存在一定的延迟延迟，也，也就是说，从现态就是说，从现态Sn到次态到次态Sn+1的转换过程中有一段的转换过程中有一段“不稳定不稳定”的的时间。在此期间，电路的状态是不确定的。只有当全部触发器时间。在此期间，电路的状态是不确定的。只有当全部触发器状态转换完毕，电路才进入新的状态转换完毕，电路才进入新的“稳定稳定”状态，即次态状态，即次态Sn+1。注意事项注意事项6.2.3 异步时序逻辑电路分析举例异步时序逻辑电路分析举例例例1 1 分析如图所示异步电路。分析如图所示异步电路。（1 1）写出电路方程式写出电路方程式
11、 时钟方程时钟方程输出方程输出方程激励方程激励方程 CP0=CLK求电路状态方程求电路状态方程 触发器如有时钟脉冲的上升沿作用时，其状态变化；如无时钟触发器如有时钟脉冲的上升沿作用时，其状态变化；如无时钟脉冲上升沿作用时，其状态不变。脉冲上升沿作用时，其状态不变。CP1=Q0（2 2）列状态表、画状态图、波形图列状态表、画状态图、波形图列状态表、画状态图、波形图列状态表、画状态图、波形图 00 CP0CP1Q0Q1CP 1 11 1 0 x11 0 1 00 1 0 x00 0 1 1(X无触发沿无触发沿 ,有有触发沿触发沿)根据状态图和具体触发器的传输延迟时间根据状态图和具体触发器的传输延迟
12、时间tpLH和和tpHL，可以画出时序图可以画出时序图（3）逻辑功能分析逻辑功能分析该电路是一个异步二进制减计数器，该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。操作。也可把它看作为一个序列信号发生器。6.36.3例例2 2 分析如图所示异步时序逻辑电路。分析如图所示异步时序逻辑电路。状态方程状态方程 时钟方程时钟方程 解解(1)1)列出各逻辑方程组列出各逻辑方程组 (2)列出列出 状态表状态表110100010010110100100100000cp0cp1cp2110001111010001011100001101000001001001111110（CP=0表示无时钟下降沿，表示无时钟下降沿，CP=1表示有时钟下降沿表示有时钟下降沿）电路是一个异步五进制加计数电路，具有自启动能力。电路是一个异步五进制加计数电路，具有自启动能力。(4)逻辑功能分析逻辑功能分析(3)画出状态画出状态图图