计算机组成原理——第六章.ppt

《计算机组成原理——第六章.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理——第六章.ppt（65页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第6章 总线系统6.16.1 总线的概念和结构形态总线的概念和结构形态6.26.2 总线接口总线接口6.36.3 总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式 6.4 ISA6.4 ISA总线总线6.5 PCI6.5 PCI总线总线一、为什么要用总线一、为什么要用总线二、什么是总线二、什么是总线三、总线上信息的传送三、总线上信息的传送总线是连接各个部件的信息传输线总线是连接各个部件的信息传输线是是 各个部件共享的传输介质各个部件共享的传输介质串行串行并行并行6.16.1总线的概念和结构形态总线的概念和结构形态 总线是构成计算机系统总线是构成计算机系统的的互连机构互连机构，是多个

2、系，是多个系统功能部件之间进行数统功能部件之间进行数据传送的据传送的公共通路公共通路。6.16.1总线的概念和结构形态总线的概念和结构形态 单处理器系统的总线，大致分为三类：单处理器系统的总线，大致分为三类：内部总线内部总线：CPU内部连接各寄存器及运算部件内部连接各寄存器及运算部件之间的总线之间的总线系统总线系统总线：CPU同计算机系统的其他高速功能同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线部件，如存储器、通道等互相连接的总线I/O总线总线：中低速：中低速I/O设备间互相连接的总线设备间互相连接的总线CPU 插件板插件板M.M 插件板插件板I/O插件板插件板BUS一、总线

3、类型(层次结构)l芯片总线（芯片总线（Chip BusChip Bus）芯片级互连，大规模集成电路芯片内部或之间连接的总线芯片级互连，大规模集成电路芯片内部或之间连接的总线局部总线（局部总线（Local BusLocal Bus），微处理器的引脚信号），微处理器的引脚信号片内总线，大规模集成电路芯片内部连接片内总线，大规模集成电路芯片内部连接l内总线（内总线（Internal BusInternal Bus）模板级互连，主机内部功能单元（模板）间连接的总线模板级互连，主机内部功能单元（模板）间连接的总线板级总线、母板总线，或系统总线板级总线、母板总线，或系统总线系统总线（系统总线（System

4、 BusSystem Bus）是微机系统的主要总线）是微机系统的主要总线内部总线从一条变为多条，形成多总线结构内部总线从一条变为多条，形成多总线结构l外总线（外总线（External BusExternal Bus）设备级互连，微机与其外设或微机之间连接的总线设备级互连，微机与其外设或微机之间连接的总线过去，指通信总线过去，指通信总线现在，常延伸为外设总线现在，常延伸为外设总线二、总线特性 物物理理特特性性：物物理理连连接接方方式式，包包括括总总线线的的根根数数、排列方式，总线的插头、插座的形状等排列方式，总线的插头、插座的形状等功能特性功能特性：描述总线中每一根线的功能：描述总线中每一根线的

5、功能电电气气特特性性：定定义义每每一一根根线线上上信信号号的的传传递递方方向向及及有有效效电电平平范范围围。送送入入CPU的的信信号号叫叫输输入入信信号号(IN)，从，从CPU发出的信号叫输出信号发出的信号叫输出信号(OUT)时时间间特特性性:定定义义了了每每根根线线在在什什么么时时间间有有效效，即即总线上各信号有效的时序关系总线上各信号有效的时序关系为了方便各个功能部件的连接，为了方便各个功能部件的连接，广泛应用的总线都实现了标准化广泛应用的总线都实现了标准化三、总线的性能指标三、总线的性能指标1.总线宽度总线宽度2.标准传输率标准传输率(总线带宽）总线带宽）3.时钟同步时钟同步/异步异步4

6、.总总线线复复用用5.信号线数信号线数6.总线控制方式总线控制方式7.其他指标其他指标数据线数据线 的根数的根数每秒传输的最大字节数（每秒传输的最大字节数（MBs）同步、不同步同步、不同步地址线地址线 与与 数据线数据线 复用复用地址线、数据线和控制线的地址线、数据线和控制线的 总和总和负载能力负载能力并发、自动、仲裁、逻辑、计数并发、自动、仲裁、逻辑、计数四、总线带宽四、总线带宽l总线带宽总线传输速率吞吐率总线带宽总线传输速率吞吐率单位时间传输的数据量单位时间传输的数据量每秒兆字节（每秒兆字节（MB/SMB/S）或每秒位（）或每秒位（bpsbps）总线带宽传输的数据量总线带宽传输的数据量需要

7、的时间需要的时间举例l5MHz5MHz的的80868086微处理器微处理器1616（40.21040.210-6-6）bpsbps201020106 6 bps bps2.5 MB/S2.5 MB/Sl66MHz66MHz的的PentiumPentium，基本非流水线总线周期，基本非流水线总线周期642661064266106 6 bps bps264 MB/S264 MB/Sl66MHz66MHz的的PentiumPentium，2-1-1-12-1-1-1猝发读周期猝发读周期325661032566106 6 B/S B/S422.4 MB/S422.4 MB/S【例例1 1】(1)(1)

8、某某总总线线在在一一个个总总线线周周期期中中并并行行传传送送4 4个个字字节节的的数数据据，假假设设一一个个总总线线周周期期等等于于一一个个总总线线时时钟钟周周期期，总线时钟频率为总线时钟频率为33MHz33MHz，则总线带宽是多少则总线带宽是多少?(2)(2)如如果果一一个个总总线线周周期期中中并并行行传传送送6464位位数数据据，总总线线时时钟钟频率升为频率升为66MHz66MHz，则总线带宽是多少则总线带宽是多少?解解：(1)设设总总线线带带宽宽用用Dr表表示示，总总线线时时钟钟周周期期用用T=1/f表表示示，一一个个总总线线周周期期传传送送的的数数据据量量用用D表表示示，根据定义可得根

9、据定义可得:Dr=D/T=DDr=D/T=D1/T=1/T=D Df f=4B=4B33331000000/s=132MB/s1000000/s=132MB/s (2)64 (2)64位位=8B=8BDr=Dr=D Df f=8B=8B66661000000/s=528MB/s1000000/s=528MB/s 此处：此处：1MB106 B1.1.单总线结构单总线结构在在单单处处理理器器的的计计算算机机中中，使使用用一一条条单单一一的的系系统统总总线线来连接来连接CPUCPU、主存和主存和I/OI/O设备，叫做单总线结构。设备，叫做单总线结构。要要求求连连接接到到总总线线上上的的逻逻辑辑部部件

10、件必必须须高高速速运运行行，以以便便在在某某些些设设备备需需要要使使用用总总线线时时能能迅迅速速获获得得总总线线控控制制权权；当不再使用总线时，能迅速放弃总线控制权。当不再使用总线时，能迅速放弃总线控制权。CPU主存主存设备设备接口接口设备设备接口接口 单总线结构单总线结构系统总线五、总线结构五、总线结构2.双总线结构双总线结构在在CPU和和主主存存之之间间专专门门设设置置了了一一组组高高速速的的存存储储总总线线，使使CPU可可通通过过专专用用总总线线与与存存储储器器交交换换信信息息，减减轻轻了了系系统统总总线线的的负负担担，主主存存仍仍可可通通过过系系统统总总线线与与外外设之间实现设之间实现

11、DMA操作，而不必经过操作，而不必经过CPUCPU主存设备适配器设备适配器双总线结构双总线结构存储总线系统总线3.3.三总线结构三总线结构CPU主存设备适配器设备适配器IOPI/O总线三总线结构三总线结构系统总线存储总线早期总线的内部结构早期总线的内部结构-处理器芯片引脚的延伸处理器芯片引脚的延伸CPU存储器存储器模块模块输入设备输入设备接口接口输出设备输出设备接口接口数据线数据线地址线地址线控制线控制线CPU-CACHE模块模块存储器存储器模块模块I/O接口接口总线总线控制器控制器数据传送总线（数据线、地址线、控制线）数据传送总线（数据线、地址线、控制线）仲裁总线（仲裁总线（BR、BG）中断

12、和同步总线中断和同步总线公用线（时钟信号、电源公用线（时钟信号、电源/地线、地线、）当代流行的总线内部结构当代流行的总线内部结构六、PC机总线的发展l1616位位PCPC机：单总线结构机：单总线结构IBM PCIBM PC机和机和IBM PC/XTIBM PC/XT机的机的IBM PCIBM PC总线总线IBM PC/XTIBM PC/XT机的机的IBM ATIBM AT总线，即总线，即ISAISA总线总线l早期早期3232位位PCPC机机与与MCAMCA总线竞争的总线竞争的EISAEISA总线（扩展总线（扩展 ISAISA总线）总线）3232位局部总线位局部总线VESAVESAl当前当前32

13、32位位PCPC机：多总线结构机：多总线结构存储总线存储总线系统总线：外设部件互连系统总线：外设部件互连PCIPCI显示总线：图形加速接口显示总线：图形加速接口AGPAGP外外设设接接口口：键键盘盘接接口口、鼠鼠标标接接口口、并并行行打打印印机机接接口口、串串行行通信接口，通用串行接口通信接口，通用串行接口USBUSB，IEEE 1394IEEE 1394接口接口6.26.2 总线接口总线接口 1.1.串行传送串行传送只只有有一一条条传传输输线线，每每次次一一位位，按按顺顺序序来来传传送送表表示示一个数码的所有二进制位一个数码的所有二进制位(bit)(bit)2.2.并行传送并行传送每每个个数

14、数据据位位都都需需要要单单独独一一条条传传输输线线。二二进进制制数数“0”0”或或“1”1”在不同的线上同时进行传送在不同的线上同时进行传送串行通信l串串行行通通信信：将将数数据据分分解解成成二二进进制制位位用用一一条条信信号号线，一位一位顺序传送的方式线，一位一位顺序传送的方式l串串行行通通信信的的优优势势：用用于于通通信信的的线线路路少少，因因而而在在远距离通信时可以极大地降低成本远距离通信时可以极大地降低成本l通信协议通信协议（通信规程）：收发双方共同遵守（通信规程）：收发双方共同遵守解解决决传传送送速速率率、信信息息格格式式、位位同同步步、字字符符同同步步、数据校验等问题数据校验等问题

15、l串串行行通通信信适适合合于于远远距距离离数数据据传传送送，也也常常用用于于速速度要求不高的近距离数据传送度要求不高的近距离数据传送lPCPC系系列列机机上上有有两两个个串串行行异异步步通通信信接接口口、键键盘盘、鼠标器与主机间采用串行数据传送鼠标器与主机间采用串行数据传送通信方式l串行异步通信串行异步通信：以字符为单位进行传输：以字符为单位进行传输l串串行行同同步步通通信信：以以一一个个数数据据块块（帧帧）为为传传输输单单位位，每每个个数数据据块块附附加加1个个或或2个个同同步步字字符符，最最后后以校验字符结束以校验字符结束l传输制式传输制式全双工全双工：双根传输线，能够同时发送和接收：双根

16、传输线，能够同时发送和接收半双工半双工：单根传输线，不能同时发送和接收：单根传输线，不能同时发送和接收单工单工：单根传输线只用作发送或只用作接收：单根传输线只用作发送或只用作接收l调调制制解解调调器器ModemModem：通通信信线线路路信信号号与与计计算算机机数数字信号相互转换的设备字信号相互转换的设备起起始始位位每每个个字字符符开开始始传传送送的的标标志志，起始位采用逻辑起始位采用逻辑0电平电平数数据据位位数数据据位位紧紧跟跟着着起起始始位位传传送送。由由58个二进制位组成，低位先传送个二进制位组成，低位先传送校校验验位位用用于于校校验验是是否否传传送送正正确确；可可选择奇检验、偶校验或不

17、传送校验位选择奇检验、偶校验或不传送校验位停停止止位位表表示示该该字字符符传传送送结结束束。停停止止位采用逻辑位采用逻辑1电平，可选择电平，可选择1、1.5或或2位位起止式异步通信字符格式起始位起始位校验位校验位停止位停止位空闲位空闲位数据位数据位低位低位高位高位字符字符0/10/1 0/10/10/10/10/10/11 10 01 11 11 1空空闲闲位位传传送送字字符符之之间间的的逻逻辑辑1电电平平，表示没有进行传送表示没有进行传送数据传输速率l数据传输速率数据传输速率比特率比特率（Bit Rate）每秒传输的每秒传输的二进制位数二进制位数bps字字符符中中每每个个二二进进制制位位持持

18、续续的的时时间间长长度度都都一一样样，为为数数据传输速率的倒数据传输速率的倒数l进行二进制数码传输，每位时间长度相等：进行二进制数码传输，每位时间长度相等：比特率比特率波特率波特率（Baud Rate）l过去，限制在过去，限制在50 bps到到9600 bps之间之间l现在，可以达到现在，可以达到115200 bps或更高或更高【例例2 2】利利用用串串行行方方式式传传送送字字符符，每每秒秒钟钟传传送送的的数数据据位位数数常常称称为为波波特特。假假设设数数据据传传送送速速率率是是120120个个字字符符/秒秒，每每一一个个字字符符格格式式规规定定包包含含1010个个数数据据位位(起起始始位位、

19、停停止止位位、8 8个个数数据据位位)，问问传传送送的的波波特特数数是是多多少少？每个数据位占用的时间是多少？每个数据位占用的时间是多少？【解解】：波特数为：波特数为：10位位120/秒秒=1200波特波特 每个数据位占用的时间每个数据位占用的时间Td是波特数的倒数：是波特数的倒数：Td=1/1200=0.8330.001s=0.833ms发送发送8位数据：位数据：59H01011001B，偶校验、两个停止位，偶校验、两个停止位6.3.1 总线的仲裁l主设备主设备(Master)(Master)：控制总线完成数据传输：控制总线完成数据传输l从设备从设备(Slave)(Slave)：被动实现数据

20、交换：被动实现数据交换l总线仲裁：决定当前控制总线的主设备总线仲裁：决定当前控制总线的主设备集中仲裁：中央仲裁器负责集中仲裁：中央仲裁器负责分布仲裁：比较各个主设备仲裁号决定分布仲裁：比较各个主设备仲裁号决定某一时刻，只能有一个主设备控制总线，某一时刻，只能有一个主设备控制总线，其它设备此时可以作为从设备其它设备此时可以作为从设备某一时刻，只能有一个设备向总线发送数据，某一时刻，只能有一个设备向总线发送数据，但可以有多个设备从总线接收数据但可以有多个设备从总线接收数据集中仲裁：链式查询方式集中仲裁：链式查询方式总总线线控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG

21、数据线数据线地址线地址线BS -总线忙总线忙BR-总线请求总线请求BG-总线同意总线同意I/O接口接口1 0BS -总线忙总线忙BR-总线请求总线请求总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0BSBRI/O接口接口1I/O接口接口n设备地址设备地址集中仲裁：计数器定时查询方式集中仲裁：计数器定时查询方式I/O接口接口1 计数器计数器设备地址设备地址 1排队器排队器排队器排队器集中仲裁：独立请求方式集中仲裁：独立请求方式总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0I/O接口接口1I/O接口接口nBR0BG0BR1BG1BRnBGnBG-总线同意总线同意B

22、R-总线请求总线请求分布式仲裁分布式仲裁中央中央处理器处理器设备接口设备接口0设备接口设备接口1设备接口设备接口N3126.3.2 总线的定时（时序协议）l同步定时（时序）同步定时（时序）总线操作的各个过程由共用的总线时钟信号控制总线操作的各个过程由共用的总线时钟信号控制适适合合速速度度相相当当的的器器件件互互连连总总线线，否否则则需需要要准准备备好好信信号让快速器件等待慢速器件号让快速器件等待慢速器件微处理器控制的总线时序采用同步时序微处理器控制的总线时序采用同步时序l异步异步定时（定时（时序）时序）总线操作需要握手联络（应答）信号控制总线操作需要握手联络（应答）信号控制数据传输的开始伴随有

23、启动（选通或读写）信号数据传输的开始伴随有启动（选通或读写）信号数据传输的结束有一个确认信号，进行应答数据传输的结束有一个确认信号，进行应答同步时序协议同步式数据输入同步式数据输入T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 读读命令命令 数据数据同步式数据输出同步式数据输出T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 写写命令命令 数据数据不互锁不互锁半互锁半互锁全互锁全互锁异步时序的互锁关系异步时序的互锁关系主设备主设备从设备从设备请请求求回回答答打印机时序l典型的异步时序典型的异步时序lDATA0DATA0DATA7DATA7（8 8位并行数据）信号位并行

24、数据）信号主机输出打印数据和命令主机输出打印数据和命令lSTROBE*STROBE*（选通）信号（选通）信号输出低有效，才能使打印机接收数据输出低有效，才能使打印机接收数据lACK*ACK*（响应）信号（响应）信号打印机接收数据结束回送负脉冲响应信号打印机接收数据结束回送负脉冲响应信号lBUSYBUSY（忙状态）信号（忙状态）信号打印机忙于处理接收到的数据，不能接收新的数据打印机忙于处理接收到的数据，不能接收新的数据时序图时序图6.3.3 总线数据传送模式l读读数据传送：数据由从设备到主设备数据传送：数据由从设备到主设备l写写数据传送：数据由主设备到从设备数据传送：数据由主设备到从设备l猝发传

25、送猝发传送（数据块传送）（数据块传送）给给出出起起始始地地址址，将将固固定定块块长长的的数数据据一一个个接接一一个个地地从从相邻地址读出或写入相邻地址读出或写入l写后读写后读（Read-After-WriteRead-After-Write）先写后读同一个地址单元，适用于校验先写后读同一个地址单元，适用于校验l读修改写读修改写（Read-Modify-WriteRead-Modify-Write）先读后写同一个地址单元，适用于共享数据保护先读后写同一个地址单元，适用于共享数据保护l广播广播（BroadcastBroadcast）一个主设备对多个从设备的写入操作一个主设备对多个从设备的写入操作6

26、.4 ISA总线l1616位系统总线，用于位系统总线，用于IBM PC/ATIBM PC/AT及其兼容机及其兼容机l由由前前6262引引脚脚（A A和和B B面面）和和后后3636引引脚脚（C C和和D D接接面面）两个插槽组成：两个插槽组成：1.1.IBM PCIBM PC机和机和IBM PC/XTIBM PC/XT机的机的IBM PCIBM PC总线总线前前6262个信号，其中个信号，其中8 8位数据总线、位数据总线、2020位地址总线位地址总线时钟频率时钟频率4.77MHz4.77MHz，最快，最快4 4个时钟周期传送个时钟周期传送8 8位数据位数据2.2.IBM ATIBM AT机增加

27、部分机增加部分后后3636个信号，个信号，1616位数据引脚和位数据引脚和2424位地址引脚位地址引脚8MHz8MHz总线频率，总线频率，2 2个时钟周期传送个时钟周期传送1616位数据位数据6.4 ISA总线定义定义说明说明A1/I/O CH CKI/O channel check;active low=parity errorA2D7Data bit 7A3D6Data bit 6A4D5Data bit 5A5D4Data bit 4A6D3Data bit 3A7D2Data bit 2A8D1Data bit 1A9D0Data bit 0A10I/O CH RDYI/O Chann

28、el ready,pulled low to lengthen memory cyclesA11AENAddress enable;active high when DMA controls busA12A31A19A0Address bit 1906.4 ISA总线定义定义说明说明B1GNDGroundB2RESETActive high to reset or initialize system logicB3+5V+5 VDCB4IRQ2Interrupt Request 2B5-5VDC-5 VDCB6DRQ2DMA Request 2B7-12VDC-12 VDCB8/NOWSNo

29、WaitStateB9+12VDC+12 VDCB10GNDGroundB11/SMEMWSystem Memory WriteB12/SMEMRSystem Memory ReadB13/IOWI/O Write6.4 ISA总线定义定义说明说明B14/IORI/O ReadB15/DACK3DMA Acknowledge 3B16DRQ3DMA Request 3B17/DACK1DMA Acknowledge 1B18DRQ1DMA Request 1B19/REFRESHRefreshB20CLOCKSystem Clock(67 ns,8-8.33 MHz,50%duty cycle

30、)B21B25IRQ73Interrupt Request 73B26/DACK2DMA Acknowledge 2B27T/CTerminal count;pulses high when DMA term.count reachedB28ALEAddress Latch EnableB29+5V+5 VDCB30OSCHigh-speed Clock(70 ns,14.31818 MHz,50%duty cycle)B31GNDGround6.4 ISA总线定义定义说明说明C1SBHESystem bus high enable(data available on SD8-15)C2C8L

31、A2316Address bit 2317C9/MEMRMemory Read(Active on all memory read cycles)C10/MEMWMemory Write(Active on all memory write cycles)C11C18SD0815Data bit 815D1/MEMCS16Memory 16-bit chip select(1 wait,16-bit memory cycle)D2/IOCS16I/O 16-bit chip select(1 wait,16-bit I/O cycle)D3IRQ10Interrupt Request 10D4

32、IRQ11Interrupt Request 11D5IRQ12Interrupt Request 12D6IRQ15Interrupt Request 156.4 ISA总线定义定义说明说明D7IRQ14Interrupt Request 14D8/DACK0DMA Acknowledge 0D9DRQ0DMA Request 0D10/DACK5DMA Acknowledge 5D11DRQ5DMA Request 5D12/DACK6DMA Acknowledge 6D13DRQ6DMA Request 6D14/DACK7DMA Acknowledge 7D15DRQ7DMA Requ

33、est 7D16+5 VD17/MASTERUsed with DRQ to gain control of systemD18GNDGround6.4 ISA总线6.5 PCI总线lIntelIntel公司提出，公司提出，PCIPCI联盟联盟SIGSIG支持支持l与处理器无关与处理器无关l集中式总线仲裁、支持多处理器系统集中式总线仲裁、支持多处理器系统l通过桥电路兼容通过桥电路兼容ISA/EISAISA/EISA总线总线l具有即插即用的自动配置能力等具有即插即用的自动配置能力等l共共9494个引脚个引脚PCI 1.0PCI 1.0版：版：3232位数据总线、位数据总线、33MHz33MHz时

34、钟频率时钟频率PCI 2.0PCI 2.0版：版：6464位数据总线、位数据总线、33MHz33MHz时钟频率时钟频率PCI 2.1PCI 2.1版：版：6464位数据总线、位数据总线、66MHz66MHz时钟频率时钟频率突出的性能。总线宽度突出的性能。总线宽度32位位,可升级至可升级至64位位,支持突发工作方支持突发工作方式式,同步操作时最大频率同步操作时最大频率33MHz,数据最大传输率数据最大传输率133Mbps(32位位)或或266Mbps(64位位)。良好的兼容性。良好的兼容性。PCI总线部件和插板接口是相互独立的处理器总线部件和插板接口是相互独立的处理器,所有目前和将来不同结构的处

35、理器都可以被很好地支持。所有目前和将来不同结构的处理器都可以被很好地支持。即插即用。即插即用。PCI设备都包含存有设备具体信息的寄存器设备都包含存有设备具体信息的寄存器,这些这些信息可以使得系统信息可以使得系统BIOS和操作系统层的软件可以自动配置和操作系统层的软件可以自动配置PCI总线部件和插板。总线部件和插板。低成本。采用最优化的芯片低成本。采用最优化的芯片,多路复用体系减少了管脚个数和多路复用体系减少了管脚个数和PCI部件部件,基于基于ISA、EISA、MCA的扩展板也可以在的扩展板也可以在PCI总总线上工作线上工作,减少了用户开发费用。减少了用户开发费用。多主能力。支持任何多主能力。支

36、持任何PCI主设备和从设备之间点对点的访问。主设备和从设备之间点对点的访问。定义了定义了3.3V和和5V2种信号环境种信号环境,53.3V的组件技术可以使电的组件技术可以使电压平滑过渡。压平滑过渡。高速缓存高速缓存(Cache)支持。支持。PCI总线主要特点：PCI总线的结构总线的结构PCI总线特点(1)PCI规则支持多总线结构。在整个系统中规则支持多总线结构。在整个系统中,存在着存在着3种不种不同的总线同的总线:HOSTBus为整个系统中最基本设备之间高性能的为整个系统中最基本设备之间高性能的连接连接,它一般是它一般是INTELX86类型总线。类型总线。PCIBus为系统高性能局部总线为系统

37、高性能局部总线,各种高性能外设各种高性能外设连于其上连于其上,增强系统功能。增强系统功能。LEGACYBus为传统的性能较低的总线为传统的性能较低的总线,如如ISA、EISA、MCA总线。总线。(2)整个系统可以分为多个层次整个系统可以分为多个层次,不同的总线通过桥路不同的总线通过桥路(BRIDGE)相连相连,桥路的主要功能是在桥路的主要功能是在2种不同的信号环境间进行种不同的信号环境间进行转换转换,使不同总线间的数据传输可以顺畅进行。使不同总线间的数据传输可以顺畅进行。(3)在每条总线上接有各自的总线设备在每条总线上接有各自的总线设备(MASTER、TARGETMEMORY、TARGETI/

38、O)。SCSI总线(Small Computer System Interface)SCSISCSI小型计算机系统接口小型计算机系统接口高速、智能、并行总线接口高速、智能、并行总线接口使使用用5050芯芯电电缆缆，由由8 8条条数数据据线线、一一条条奇奇偶偶校校验验线线、9 9条控制线等组成条控制线等组成以菊花链形式最多可连接以菊花链形式最多可连接8 8台设备台设备采采用用分分布布式式总总线线仲仲裁裁策策略略，每每个个SCSISCSI设设备备有有唯唯一一设设备号备号ID07ID07lSCSI-2SCSI-2扩扩充充了了SCSISCSI的的命命令令集集，采采用用6868芯芯电电缆缆，提提高高了数

39、据传输率了数据传输率lSCSI-3SCSI-3标标准准允允许许总总线线上上连连接接的的设设备备由由8 8个个提提高高到到1616个个，可支持可支持1616位数据传输位数据传输IEEE 1394总线l高高速速串串行行总总线线标标准准接接口口，适适合合视视频频等等家家电电消消费费类设备的连接，俗称火线类设备的连接，俗称火线Fire WireFire Wirel具有数据传送的高速性具有数据传送的高速性数据传输率：数据传输率：100Mb/s100Mb/s、200Mb/s200Mb/s、400Mb/s400Mb/sl具有数据传送的实时性具有数据传送的实时性保证多媒体数据（图像和声音）传送的连续保证多媒体

40、数据（图像和声音）传送的连续l体积小易安装，连接方便体积小易安装，连接方便使用使用6 6芯电缆芯电缆支持热插入（带电插拔）支持热插入（带电插拔）USB 总线lUSBUSB通通用用串串行行总总线线是是一一种种通通用用万万能能插插口口，可可以以将将下下列列的的任任一一部部件件插插入入USBUSB端端口口：显显示示器器、键键盘盘、鼠鼠标标、调调制制解解调调器器、游游戏戏杆杆、扫扫描描仪仪、打打印印机机、视视频频相相机机等等。还还可可以以将将一一些些USBUSB外外设设进进行行串串接接，即即一一大大串串设设备备共共用用PCPC机机一一个个端端口口。USBUSB总总线线可可提提供供电电源源，但但如如将将

41、多多个个耗耗电电量量大大的的外外设设串串接接起起来来有有可可能能使使总总线线过过载载，此此时时可可使使用用一一个个自自供供电电的的集集线线器器来来补补充充功耗。另外功耗。另外USBUSB外设可以热插拔。外设可以热插拔。l根根据据设设备备对对系系统统资资源源需需求求的的不不同同，在在USBUSB标标准准中中规规定定了了4 4种种不同的数据传输方式：不同的数据传输方式：1.1.等时传输方式等时传输方式 2.2.中断传输方式中断传输方式 3.3.控制传输方式控制传输方式 4.4.批处理方式批处理方式第6章习题1 1、用用异异步步通通信信方方式式传传送送字字符符“A”A”和和“8”8”，数数据据有有7

42、 7位位，偶偶校校验验1 1位位，起起始始位位1 1位位，停停止止位位1 1位位，请请分别画出波形图。分别画出波形图。2 2、某某总总线线在在一一个个总总线线周周期期中中并并行行传传送送8 8个个字字节节的的信信息息，假假设设一一个个总总线线周周期期等等于于一一个个总总线线时时钟钟周周期期，总线时钟频率为总线时钟频率为70MHz70MHz，总线带宽是多少？，总线带宽是多少？PCI总线信号l地址和数据引脚地址和数据引脚AD31:0AD31:0，AD63:32AD63:32：6464位地址和数据复用信号位地址和数据复用信号C/BE3:0#C/BE3:0#，C/BE7:4#C/BE7:4#：命令和字

43、节有效复用信号：命令和字节有效复用信号PARPAR，PAR64PAR64：奇偶校验信号：奇偶校验信号l接口控制引脚接口控制引脚FRAME#FRAME#：帧信号，表示总线周期开始：帧信号，表示总线周期开始IRDY#IRDY#：初始方就绪信号：初始方就绪信号TRDY#TRDY#：目标方就绪信号：目标方就绪信号STOP#STOP#：停止信号：停止信号DEVSEL#DEVSEL#：设备选择信号：设备选择信号IDSEL#IDSEL#：初始化设备选择信号：初始化设备选择信号LOCK#LOCK#：封锁信号：封锁信号PCI总线信号PCI总线周期lI/OI/O读写周期读写周期主设备与主设备与I/OI/O设备交换

44、数据，不支持猝发传送设备交换数据，不支持猝发传送l存储器读存储器读、存储器行读存储器行读、存储器多重读周期存储器多重读周期猝发读取不同的数据量猝发读取不同的数据量l存储器写周期：存储器写周期：猝发写入数据猝发写入数据l存储器写和无效周期存储器写和无效周期保证写入，同时广播保证写入，同时广播“无效无效”信息信息l中断响应周期中断响应周期：响应：响应I/OI/O设备中断设备中断l特殊周期：特殊周期：主设备广播信息到多个目标设备主设备广播信息到多个目标设备l双地址总线周期双地址总线周期：传输：传输6464位地址位地址l配置读和写周期配置读和写周期实现对实现对PCIPCI总线设备的配置信息进行读写，实

45、现自动配置总线设备的配置信息进行读写，实现自动配置PCI总线时序l同步时序协议，数据传输需要两个阶段同步时序协议，数据传输需要两个阶段第一个阶段（一个时钟）：提供地址第一个阶段（一个时钟）：提供地址第二个阶段（最少一个时钟）：交换数据第二个阶段（最少一个时钟）：交换数据l非猝发传送需要非猝发传送需要2 2个时钟周期个时钟周期l支支持持无无限限猝猝发发传传送送，第第一一个个时时钟钟提提供供地地址址，后后续时钟交换数据，也就是续时钟交换数据，也就是2-1-1-12-1-1-1l最大总线带宽最大总线带宽每个时钟传送每个时钟传送6464位数据，时钟频率位数据，时钟频率66MHz 66MHz 866 M

46、B/S866 MB/S528 MB/S528 MB/SPCI总线时序PCI总线主设备置总线主设备置FRAME#有效有效,首先开首先开始始1个地址期个地址期,在这段时间内在这段时间内,有效地址和有效地址和命令分别位于命令分别位于AD和和C/BE#信号线上。信号线上。命令类型指出命令类型指出是哪一个地址是哪一个地址空间和哪种具空间和哪种具体操作。体操作。单步写操作单步写操作PCI总线时序PCI总线时序数据周期数据周期地址周期地址周期目标设备通过目标设备通过置置DEVSEL#信号有效来响信号有效来响应传送周期。应传送周期。PCI总线主设备分别驱动总线主设备分别驱动被写数据、有效字节信息被写数据、有效

47、字节信息和校验信号至和校验信号至AD、C/BE#和和PAR信号线信号线单步写操作单步写操作PCI总线时序单步读操作单步读操作PCI总线主设备驱动有效字节信息总线主设备驱动有效字节信息至至C/BE#,由目标设备驱动被读数由目标设备驱动被读数据和校验据和校验PAR到信号线上。到信号线上。由于目标设备驱动由于目标设备驱动AD,所以在目标设备驱所以在目标设备驱动信号之前动信号之前,AD要保持要保持1个系统时钟周期的个系统时钟周期的三态三态,以便完成转换。以便完成转换。IRDY#和和TRDY#都都有效，有效，数据数据开始传输开始传输IRDY#和和TRDY#都都有效，有效，数据数据开始传输开始传输PCI总

48、线时序单步读操作单步读操作当当FRAME#无效、无效、IRDY#有有效时效时,说明说明当前的传当前的传输是最后输是最后1个数据的个数据的传输。传输。数据传输完毕数据传输完毕,IRDY#无效无效PCI总线时序突发传送突发传送基地址基地址当当FRAME#无效而无效而IRDY#有效时有效时,突发传突发传输进行最后数据传送输进行最后数据传送。FRAME#和和IRDY#都无效都无效时时,传输结束。传输结束。PCI总线时序突发传送突发传送PCI总线时序传输周期中止传输周期中止主设备故障终止：当主设备置主设备故障终止：当主设备置FRAME#有效有效,驱动地址驱动地址到到AD上之后上之后,没有目标设备响应没有

49、目标设备响应,此时主设备终止传送。此时主设备终止传送。重试终止：目标设备响应传输周期后重试终止：目标设备响应传输周期后,数据尚未传送数据尚未传送,而而目标设备一时还不能传送或接收数据目标设备一时还不能传送或接收数据,此时目标设备将此时目标设备将置置STOP#有效有效,终止传输。终止传输。断开终止：目标设备响应传输周期后断开终止：目标设备响应传输周期后,数据已有部分传数据已有部分传送送,而在同一传送周期内而在同一传送周期内,其他数据尚不能传送其他数据尚不能传送,此时目此时目标设备将置标设备将置STOP#有效有效,终止传输。终止传输。目标设备故障终止：不管是否已有数据传送目标设备故障终止：不管是否

50、已有数据传送,目标设备目标设备在随后的时间内不能进行传送在随后的时间内不能进行传送,此时它置此时它置STOP#有效有效,终止传输。已经传送的数据认为无效。终止传输。已经传送的数据认为无效。PCI总线结构采用集中仲裁机制总线结构采用集中仲裁机制,每每1个个PCI主设备都有独立的主设备都有独立的REQ#(总线占用请求总线占用请求)和和GNT#(总线占用允许总线占用允许)2条信号线与中央条信号线与中央仲裁器相连。由中央仲裁器对各设备的申请仲裁器相连。由中央仲裁器对各设备的申请进行仲裁进行仲裁,决定由谁占用总线。决定由谁占用总线。PCI总线仲裁PCI总线时序l同步时序协议，数据传输需要两个阶段同步时序