接口技术讲稿第1-2章.ppt

《接口技术讲稿第1-2章.ppt》由会员分享，可在线阅读，更多相关《接口技术讲稿第1-2章.ppt（35页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第五章第五章第五章第五章 8086/80888086/8088工作原理工作原理工作原理工作原理1计算机科学与技术学院 体系结构中心内容提要内容提要内容提要内容提要8086/888086/88CPU CPU 管脚定义管脚定义8086/888086/88CPU CPU 总线周期和操作时序总线周期和操作时序8086/888086/88CPU CPU 工作模式工作模式8086/888086/88CPU CPU 存储器接口存储器接口2计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心1.1.管脚定义管脚定义管脚定义管脚定义3计算机科学与技术学院 体系结构中心8086/888086/88管

2、脚描述管脚描述管脚描述管脚描述8086:16位微处理器，位微处理器，16位外部数据总线位外部数据总线8088:16位微处理器，位微处理器，8位外部数据总线位外部数据总线4计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心8086/888086/88管脚功能管脚功能管脚功能管脚功能AD15-AD0 分时复用地址（分时复用地址（ALE=1）/数据总线（数据总线（ALE=0）A19/S6-A16/S3 20位地址线的高位地址线的高4位或状态线位或状态线S6-S3M/IO 标识地址线用作存储器地址还是标识地址线用作存储器地址还是IO地址地址RD 读信号，低电平有效读信号，低电平有效WR

3、 写信号，低电平有效写信号，低电平有效5计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心分时复用的概念分时复用的概念分时复用的概念分时复用的概念分时复用就是一个引脚在不同的时刻具有两个甚至分时复用就是一个引脚在不同的时刻具有两个甚至多个作用多个作用最常见的总线复用是数据和地址引脚复用最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数总线复用的目的是为了减少对外引脚个数8088/8086CPU的数据地址线采用了总线复用方法的数据地址线采用了总线复用方法6计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心8086/888086/88管脚功能

4、（续）管脚功能（续）管脚功能（续）管脚功能（续）ALE 地址锁存允许信号。高电平表示地址数据总线上传地址锁存允许信号。高电平表示地址数据总线上传送的是地址送的是地址DT/R 数据发送数据发送/接收控制信号接收控制信号DEN 数据允许信号数据允许信号INTR 当为当为1且且IF=1时，时，CPU准备进行中断服务。在当前准备进行中断服务。在当前指令执行完后指令执行完后INTA变为低电平以响应中断。变为低电平以响应中断。7计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心8086/888086/88管脚功能（续）管脚功能（续）管脚功能（续）管脚功能（续）INTA 中断响应信号中断响应

5、信号NMI 非屏蔽中断信号。上升沿有效非屏蔽中断信号。上升沿有效CLK 主时钟信号。主时钟信号。8088的工作时钟为的工作时钟为5MHz。VCC 电源，电源，+5VGND 地线，地线，0V8计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心8086/888086/88管脚功能（续）管脚功能（续）管脚功能（续）管脚功能（续）MN/MX 工作模式选择信号工作模式选择信号BHE 总线高字节有效。在读或写操作期间，使能数据总总线高字节有效。在读或写操作期间，使能数据总线的高线的高8位位READY 准备好信号。用于在准备好信号。用于在CPU的总线周期中插入等待状的总线周期中插入等待状态。

6、该信号由存储器或态。该信号由存储器或I/O设备产生。设备产生。RESET 复位信号。高电平持续复位信号。高电平持续4个时钟周期以上才有效。个时钟周期以上才有效。9计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心8086/888086/88管脚功能（续）管脚功能（续）管脚功能（续）管脚功能（续）TEST 测试信号。当测试信号。当CPU执行执行WAIT指令时，每指令时，每5个个CLK检检测管脚，若为测管脚，若为1，则等待；否则执行下一条指令。在，则等待；否则执行下一条指令。在使用协处理器使用协处理器8087时，通过引脚和时，通过引脚和WAIT指令，可指令，可使使8088与与808

7、7的操作保持同步的操作保持同步 HOLD 总线请求信号总线请求信号HLDA 总线请求响应信号总线请求响应信号RO/GT1和和RO/GT0 在大模式下，用于请求在大模式下，用于请求/证实证实DMA操作操作10计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心8086/888086/88管脚功能（续）管脚功能（续）管脚功能（续）管脚功能（续）LOCK 总线锁定信号。由指令前缀激活。总线锁定信号。由指令前缀激活。QS1和和QS0 队列状态信号。用于标识内部指令队列的状态。队列状态信号。用于标识内部指令队列的状态。11计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心8

8、086/888086/88管脚功能（续）管脚功能（续）管脚功能（续）管脚功能（续）S7，S6，S5，S4，S3，S2，S1，S0 S7为为1，S6为为0 S5等于等于IF S4和和S3指示在当前总线周期哪一段正在被存取指示在当前总线周期哪一段正在被存取12计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心8086/888086/88管脚功能（续）管脚功能（续）管脚功能（续）管脚功能（续）S2、S1和和S0指示当前总线周期的功能指示当前总线周期的功能13计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心2.2.总线周期及时序总线周期及时序总线周期及时序总线周期及时

9、序14计算机科学与技术学院 体系结构中心基本概念基本概念基本概念基本概念时序（时序（Timing）是指信号高低电平（有效或无效）变化及相是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。互间的时间顺序关系。总线周期是指总线周期是指CPU完成一次访问存储器（或完成一次访问存储器（或I/O端口）的操端口）的操作所需要的时间。作所需要的时间。对于对于8086/88CPU，基本总线周期包括基本总线周期包括4个时钟周期（个时钟周期（T1T4）。）。这个时钟周期也称为这个时钟周期也称为T状态。状态。Ti是在两个总线周期之间插入的空闲时钟周期是在两个总线周期之间插入的空闲时钟周期 T1 T2 T3

10、T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 总线周期总线周期若干个12个15计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心8086/888086/88的总线周期的总线周期的总线周期的总线周期存储器写总线周期存储器写总线周期存储器读总线周期存储器读总线周期I/O写总线周期写总线周期I/O读总线周期读总线周期中断响应周期中断响应周期总线请求及响应周期总线请求及响应周期16计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心80868086写总线周期写总线周期写总线周期写总线周期17计算机科学与技术学院计算机科学与技术学院 体系结构中心体

11、系结构中心80868086读总线周期读总线周期读总线周期读总线周期18计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心80868086读操作读操作读操作读操作时序时序时序时序主频：主频：5Mhz19计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心80868086时序（续）时序（续）时序（续）时序（续）T1状态状态8086把地址放在地址把地址放在地址/数据总线上数据总线上ALE锁存地址，锁存地址，M/IO和和DT/R指明存储器访问或指明存储器访问或I/O访问，确定数据传送方向。访问，确定数据传送方向。T2状态状态发出发出RD、WR和和DEN信号信号T3状态状态

12、在在T3的前沿采样的前沿采样READY信号，若为低电平，则在信号，若为低电平，则在T3之后插入等待状态之后插入等待状态Tw（等价于等价于T3）。）。20计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心80868086时序（续）时序（续）时序（续）时序（续）T4状态状态T4的前沿采样数据总线。然后，所有总线信号变为的前沿采样数据总线。然后，所有总线信号变为无效，为下一总线周期做好准备。无效，为下一总线周期做好准备。21计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心READYREADY信号线的使用信号线的使用信号线的使用信号线的使用T3Tw80868086在访

13、问慢速存储器或在访问慢速存储器或I/OI/O设备时需要在设备时需要在T3T3和和T4T4之之间间插入一个或多个等待状态插入一个或多个等待状态TwTw。存储器或存储器或I/OI/O设备是通过设备是通过READYREADY信号来控制是否要插信号来控制是否要插入入TwTw状态。状态。Sampled again22计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心3.3.工作模式工作模式工作模式工作模式23计算机科学与技术学院 体系结构中心两种工作模式：最大模式和最小模式两种工作模式：最大模式和最小模式。最小模式：最小模式：就是在系统中只有就是在系统中只有8086/80888086/8

14、088一个处理器一个处理器。在这种系统中所有的总线控制信号都直接由在这种系统中所有的总线控制信号都直接由8086/80888086/8088产生，在这样系统中的总线控制逻辑电路产生，在这样系统中的总线控制逻辑电路被减到最少。被减到最少。最大模式：最大模式：可包含两个或多个处理器，一个为主处可包含两个或多个处理器，一个为主处理器，其他的是协处理器（协助主处理器工作）。理器，其他的是协处理器（协助主处理器工作）。和和8086/80888086/8088CPUCPU配合使用的协处理器主要有数值运配合使用的协处理器主要有数值运算协处理器算协处理器80878087和输入和输入/输出协处理器输出协处理器8

15、0898089。加电时，设置微处理器管脚加电时，设置微处理器管脚MN/MXMN/MX电平的高低，可电平的高低，可以控制微处理器工作在最小模式或最大模式以控制微处理器工作在最小模式或最大模式80868086CPUCPU工作模式工作模式工作模式工作模式24计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心最小模式最小模式最小模式最小模式存储器存储器外设外设DEN DT/RAD15-0BHEA19-16ALEM/IOWRRDCLKREADYRESET8086CPUMN/MX+5V+5VBHERES82848282STBOE8286TOEData BusAddr.Bus25计算机科学与

16、技术学院计算机科学与技术学院 体系结构中心体系结构中心带三态缓冲的带三态缓冲的带三态缓冲的带三态缓冲的8 8位数据锁存器位数据锁存器位数据锁存器位数据锁存器82828282QDCLKQDCLKQDCLKDI0DI1DI7STBDO0DO1DO7OESTB：选通脉冲选通脉冲OE：为为0时输出有效时输出有效 为为1时输出为三态时输出为三态26计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心带三态的带三态的带三态的带三态的8 8位双向数据缓冲器位双向数据缓冲器位双向数据缓冲器位双向数据缓冲器82868286A0A1A7OEB0B1B7T27计算机科学与技术学院计算机科学与技术学院

17、体系结构中心体系结构中心82848284时钟生成器时钟生成器时钟生成器时钟生成器28计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心最大模式最大模式最大模式最大模式在最大模式下，下列管脚将被重新定义：在最大模式下，下列管脚将被重新定义：ALEWRM/IODT/RDENINTAHOLDHLDA这需要增加这需要增加8284总线控制器来产生相应的控制信号总线控制器来产生相应的控制信号。29计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心最大模式最大模式最大模式最大模式A16-1930计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心82888288

18、总线控制器总线控制器总线控制器总线控制器31计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心4.4.存储器接口存储器接口存储器接口存储器接口32计算机科学与技术学院 体系结构中心80868086存储器特点存储器特点存储器特点存储器特点数据总线数据总线16位，地址总线位，地址总线20位，可寻址空间为位，可寻址空间为1M字字节。节。利用利用BHE信号线，可按字节或字寻址信号线，可按字节或字寻址33计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心1616位存储器接口框图位存储器接口框图位存储器接口框图位存储器接口框图奇地址存储体奇地址存储体A180SELD70偶地址存储体偶地址存储体A180SELD70A191A0BHED70D158512K512K34计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心例：例：例：例：1616位存储器接口位存储器接口位存储器接口位存储器接口A035计算机科学与技术学院计算机科学与技术学院 体系结构中心体系结构中心