《《数字逻辑基础》-第03章(1).ppt》由会员分享，可在线阅读，更多相关《《数字逻辑基础》-第03章(1).ppt（23页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第3章 触发器与时序逻辑分析 3.1 时序逻辑电路模型3.2 触发器3.1 时序逻辑电路模型 什么是时序逻辑电路？什么是时序逻辑电路？组合逻辑组合逻辑:当前的输出只与当前时刻的输入有关，与过去的输入历史无关。当前的输出只与当前时刻的输入有关，与过去的输入历史无关。时序逻辑时序逻辑:当前的当前的输出不仅与当前的输入有关，而且与过去的输入历史有关。输出不仅与当前的输入有关，而且与过去的输入历史有关。时序逻辑电路模型：时序逻辑电路模型：对于组合逻辑部分，输入分为：外部输入对于组合逻辑部分，输入分为：外部输入 x1 xp；内部输入内部输入 y1 yv 输出分为：外部输出输出分为：外部输出 z1 zq；
2、内部输出内部输出 w1 wu存储电路接收存储电路接收 w1 wu，并予以记忆；并予以记忆；输出输出 y1 yv 就是记忆的内容就是记忆的内容 用两组逻辑表达式共同描述时序逻辑电路的功能：用两组逻辑表达式共同描述时序逻辑电路的功能：因因 w 是是 x 和和 y 的函数，故的函数，故 该方程组表明，时序逻辑电路的外部输出和次态都是外部输入和现该方程组表明，时序逻辑电路的外部输出和次态都是外部输入和现态的函数。态的函数。w 称为激励函数。称为激励函数。输出函数输出函数 次态函数次态函数 存储电路由存储电路由若干若干触发器组成触发器组成.y1 yv 称为称为时序逻辑时序逻辑电路的状态。电路的状态。一般
3、，电路的状态在输入发生变化前后是不一样的，分别称为现态一般，电路的状态在输入发生变化前后是不一样的，分别称为现态和次态，记为和次态，记为 y（n）和和 y（n+1），简记为简记为 y 和和 y（n+1）。3.2 触发器 有两个互补的输出端有两个互补的输出端:Q 和和 ,用于指示当前所处的状态。用于指示当前所处的状态。“1”态时态时Q端输出高电平，端输出高电平，“0”态时态时Q端输出低电端输出低电平。平。有一组输入信号：通常为有一组输入信号：通常为1 13 3个，作用个，作用：令触发器状态发生转移令触发器状态发生转移 有两个稳定状态有两个稳定状态:“:“0”状态、状态、“1”状态；状态；触发器触
4、发器:具有记忆功能的电子器件。具有记忆功能的电子器件。现态：输入作用前的状态，记作现态：输入作用前的状态，记作 和和 ，简记为，简记为 Q 和和 。次态：输入作用后的状态，记作次态：输入作用后的状态，记作 和和 。3.2.1 基本基本R-S触发器触发器 1 用与非门构成的基本用与非门构成的基本R-S触发器触发器 电路电路逻辑符号逻辑符号R：复位复位（Reset）端端S：置位置位（Set）端端 工作原理工作原理 若若R=1、S=1，则：则：只要保持只要保持R=1、S=1不变，状态将一直保持下去。不变，状态将一直保持下去。若若R=0、S=1，则：则：R=1S=1S=0R=1S=1如果如果 若若R=
5、1、S=0，则：则：R=11S=1R=000R=1S=1如果如果10 若若R=0、S=0，则：则：110011?在在 R=0、S=0期间：期间：当当 返回返回 R=1、S=1 时时：状态不确定：状态不确定保证保证R-S触发器正常工作必须满足的条件：触发器正常工作必须满足的条件：R 和和 S 不能同时为不能同时为0。结论：结论：（1 1）不论现态是什么，不论现态是什么，在在 R 端施加低电平能将现态强制性地转换到端施加低电平能将现态强制性地转换到“1”态态；在在 S 端施加低电平能将现态强制性地转换到端施加低电平能将现态强制性地转换到“0”态态；R 和和 S 不能同时不能同时施加低电平施加低电平
6、。（2）R 和和 S端的有效电平为低电平端的有效电平为低电平 逻辑功能逻辑功能 R SQn+1功能说明0 0 不定0 10置01 01置11 1Q不变功能表功能表 QQn+1RS=00RS=01RS=11RS=100 0011 011状态表状态表 将功能表改将功能表改写为状态表写为状态表 次态卡诺图次态卡诺图 Qn+1次态方程：次态方程：约束方程：约束方程：用状态表描述逻辑功能用状态表描述逻辑功能 特征方程特征方程用特征方程描述逻辑功能用特征方程描述逻辑功能 由卡诺图导由卡诺图导出次态方程出次态方程R SQn+1功能说明0 0Q 不变0 11置 11 00置01 1不定功能表功能表 电路电路逻
7、辑符号逻辑符号（注意小圆圈的位置）（注意小圆圈的位置）次态方程：次态方程：约束方程：约束方程：结论：结论：（1 1）不论现态是什么，不论现态是什么，在在 R 端施加端施加高电平高电平能将现态强能将现态强 制性地转换到制性地转换到“0”态态；在在 S 端施加端施加高电平高电平能将现态强能将现态强制性地转换到制性地转换到“1”态态；R 和和 S 不能同时不能同时施加施加高电平高电平。（2）R 和和 S端的有效电平为端的有效电平为高电平高电平2 2 用或非门构成的基本用或非门构成的基本R-S触发器触发器基本基本R-S触发器的缺点：触发器的缺点：（1 1）存在约束关系，操作不便；存在约束关系，操作不便
8、；（2 2）对对R、S要求严格，要相互配合，准确实时。要求严格，要相互配合，准确实时。3 3 时钟控制时钟控制R-S触发器触发器改进措施改进措施：先施加好先施加好R、S信号，再用另一个统一、标准的信号实施触发。信号，再用另一个统一、标准的信号实施触发。时钟信号，简称时钟，时钟信号，简称时钟，记为记为 CP 或或 CLK 基本基本R-S触发器触发器控制门控制门 工作原理：工作原理：当当 CP=0 时时，G3、G4门门被被封封锁锁，不不管管R、S如如何何变变化化，G3、G4门门都都输输出出1。触发器的状态不会改变。触发器的状态不会改变。当当 CP=1 时，时，G3、G4开放，开放，R、S经过经过G
9、3、G4门反相后，分别施加到门反相后，分别施加到G1、G2门。门。注意：有效电平变为高电平。注意：有效电平变为高电平。R SQn+1功能说明0 0Q不变0 11置11 00置01 1不定QQn+1RS=00RS=01RS=11RS=1000 101 110 钟控钟控R-SR-S触发器的逻辑符号触发器的逻辑符号状态图状态图 注意：注意：（1）R、S 端无小圆圈，即高电平为有效电平；端无小圆圈，即高电平为有效电平；（2）C（钟控端）无小圆圈，即高电平期间钟控端）无小圆圈，即高电平期间CP有效。有效。钟控钟控R-SR-S触发器的描述触发器的描述功能表功能表 状态表状态表 逻辑符号逻辑符号状态图：描述
10、时序逻辑电路的重要工具。状态图：描述时序逻辑电路的重要工具。圆圈表示状态，圈中标上状态值。圆圈表示状态，圈中标上状态值。箭头线表示状态的转移，线旁的值为发生箭头线表示状态的转移，线旁的值为发生状态转移的条件；状态转移的条件；图旁标明各输入变量的名称及组合次序。图旁标明各输入变量的名称及组合次序。次态方程：次态方程：约束方程：约束方程：结合约束条件，可得到结合约束条件，可得到特征方程特征方程由状态表或状态图可作由状态表或状态图可作出出次态的次态的卡诺图卡诺图由卡诺图化简可由卡诺图化简可得到次态方程得到次态方程钟控钟控R-S触发器的特点：触发器的特点：（1 1）降低了对降低了对R、S信号变化的实时
11、性要求。信号变化的实时性要求。当时钟处于无效电平时，封锁了电路的输入，在时钟作用之前，当时钟处于无效电平时，封锁了电路的输入，在时钟作用之前，有足够的时间准备好有足够的时间准备好R、S信号；信号；当时钟作用时，当时钟作用时，R、S信号已稳定，触发器就能可靠地按要求翻转。信号已稳定，触发器就能可靠地按要求翻转。通常，时钟信号就是同步时序逻辑的公共时钟，整个电路按时钟通常，时钟信号就是同步时序逻辑的公共时钟，整个电路按时钟 节拍有序工作。节拍有序工作。（2）仍然存在约束条件，存在仍然存在约束条件，存在“空翻空翻”。在钟控有效此期间，如果输入信号发生多次变化，将引起触发器在钟控有效此期间，如果输入信
12、号发生多次变化，将引起触发器 发生多次翻转，其中只有某一次翻转是我们所希望的，其它翻转称发生多次翻转，其中只有某一次翻转是我们所希望的，其它翻转称 为为“空翻空翻”。3.2.2 常用触发器 1 D 触发器触发器 目的：解决输入约束问题。目的：解决输入约束问题。基本基本R-S触发器触发器控制门控制门 工作原理：工作原理：（1）CP=0：G3、G4被被封封锁锁，D的的变变 化不能传到化不能传到G1、G2，触发器保持状态。，触发器保持状态。（2）CP=1：G3、G4门门开开放放，D经经G3、G4转换成一对互补信号送到转换成一对互补信号送到G1、G2。若若D=0，则则RS=01，Q=0；若若D=1，则
13、则RS=10，Q=1。结论：结论：（1 1）RS不可能为不可能为11，从而消除了状态，从而消除了状态 不确定，解决了输入约束问题。不确定，解决了输入约束问题。（2 2）“空翻空翻”现象依然存在。现象依然存在。电路电路逻辑符号逻辑符号 D 触发器的描述触发器的描述DQn+1功能说明00置011置1QQn+1D=0D=100 1101由功能由功能表得到表得到状态表状态表功能表功能表状态表状态表状态图状态图12-122-2由状态表得到由状态表得到卡诺图卡诺图由状态表得由状态表得到状态图到状态图也可以由状也可以由状态图得到卡态图得到卡诺图诺图由卡诺图化简得由卡诺图化简得到特征方程到特征方程3特征方程特
14、征方程 维持阻塞维持阻塞D 触发器触发器目的：解决目的：解决“空翻空翻”问题。问题。电路电路逻辑符号逻辑符号维持阻塞线路的作用：维持阻塞线路的作用：仅当仅当CP的上升沿出现的一瞬间，的上升沿出现的一瞬间，D端的数据才能置入触发器。端的数据才能置入触发器。注意：时钟输入注意：时钟输入端无小圆圈，表端无小圆圈，表示上升沿触发示上升沿触发边沿触发方式：边沿触发方式：仅在时钟边沿瞬间起触发作用，仅在时钟边沿瞬间起触发作用，抗干扰能力强。抗干扰能力强。这里为上升沿触发。也有下降沿这里为上升沿触发。也有下降沿触发的。触发的。RD和和SD的用途：的用途：RD：直接复位端，低电平有效：直接复位端，低电平有效
15、SD：直接置位端，低电平有效：直接置位端，低电平有效 注意：不允许注意：不允许RD和和SD同时有效同时有效2.J-K触发器触发器 目的：引入两种新功能目的：引入两种新功能 （1 1）自动翻转功能；自动翻转功能；（2 2）现态保持功能。）现态保持功能。工作原理：当工作原理：当 CP 上跳时，有：上跳时，有：（1）现态保持功能。现态保持功能。若若J=0，K=0，CP的输入被封锁，现态不变。的输入被封锁，现态不变。（2 2）置置0 0功能。功能。若若J=0，K=1，G4被封锁被封锁，若若Q=1，CP上跳将导致上跳将导致G3的输出端下跳，翻转为的输出端下跳，翻转为 Qn+1=0；若若Q=0，G3和和G
16、4都被封锁，都被封锁，CP的上跳不起作用的上跳不起作用,Qn+1=0；（3）置置1 1功能。功能。若若J=1，K=0，由电路的对称性，无论现态为何，由电路的对称性，无论现态为何，CP上跳将置上跳将置1触发器。触发器。（4）自动翻转功能。自动翻转功能。若若J=1，K=1，若现态若现态Q=0、，则则G3被封锁、被封锁、G4开放开放，CP上跳上跳将置将置1触发器。触发器。若现态若现态Q=1，则与上述过程相反，则与上述过程相反，CP上跳上跳将置将置0 触发器。触发器。注意：注意：CP=1时存在空翻。时存在空翻。主从主从J-K触发器触发器目的：目的：改进电路，克服改进电路，克服CP=1时时 存在的空翻。
17、存在的空翻。主触发器：主触发器：CP上升沿触发后，从触发器上升沿触发后，从触发器 维持前一状态不变。维持前一状态不变。因有从触发器因有从触发器前一状态前一状态的的封封 锁，锁，主触发器主触发器不会发生空翻。不会发生空翻。主从主从J-K触发器的特点：触发器的特点：（1）后沿型触发器，无空翻现）后沿型触发器，无空翻现象发生。象发生。（2）有两个输入使能端，具有）有两个输入使能端，具有4种功能，便于使用。种功能，便于使用。（3）CP上升沿采样上升沿采样J-K值，值，CP下降沿新状态才被输出。下降沿新状态才被输出。从触发器：从触发器：CP下跳下跳沿触发，沿触发，将主触发器将主触发器 的状态置入的状态置
18、入从触发器。从触发器。注意：时钟输入注意：时钟输入端有小圆圈，表端有小圆圈，表示下降沿触发示下降沿触发电路电路逻辑符号逻辑符号 主从主从J-K触发器的描述触发器的描述由功能由功能表得到表得到状态表状态表功能表功能表状态表状态表状态图状态图12-122-2由状态表得到由状态表得到卡诺图卡诺图由状态表得由状态表得到状态图到状态图也可以由状也可以由状态图得到卡态图得到卡诺图诺图由卡诺图化简得由卡诺图化简得到特征方程到特征方程3J KQn+1功能说明功能说明0 0Q不变不变0 11置置11 00置置01 1翻转翻转QQn+1JK=00JK=01JK=11JK=1000 0111 1001特征方程特征方
19、程3.T触发器触发器 目的：目的：实际中仅需要自动翻转和现态保实际中仅需要自动翻转和现态保 持功能。持功能。构成：构成：仅需将仅需将J-K端连起来作为端连起来作为T输入端。输入端。T 触发器的描述：触发器的描述：TQn+1功能功能说明说明0Q不变不变1翻转翻转功能表功能表由功能表得由功能表得到状态表到状态表1QQn+1T=0T=100 11102-1状态表状态表由状态表得到由状态表得到卡诺图卡诺图由状态表得由状态表得到状态图到状态图22-2也可以由状态图也可以由状态图得到卡诺图得到卡诺图3特征方程特征方程3.2.3 各类触发器的相互转换 1 1 D触发器转换成触发器转换成J-K触发器触发器。（
20、1）画出）画出J-K触发器的逻辑框图触发器的逻辑框图 为把为把D输入转换为输入转换为J、K输入，需设计一输入，需设计一 组合电路组合电路，以实现从以实现从J、K到到D的变换。的变换。（2 2）求组合逻辑的逻辑表达式）求组合逻辑的逻辑表达式 D触发器的特征方程：触发器的特征方程：J-K触发器的特征方程：触发器的特征方程：令：令：即有：即有：变换为：变换为：（3 3）画由）画由D触发器组成触发器组成J-K触发器的电路图。触发器的电路图。组合电路组合电路组合电路组合电路2 2 R-S触发器转换成触发器转换成J-K触发器触发器 组合电路组合电路组合组合电路电路（1）画出）画出J-K触发器的逻辑框图触发
21、器的逻辑框图 为把为把R、S输入转换为输入转换为J、K输入，需设计一输入，需设计一 组合电路组合电路，以实现从以实现从J、K到到 R、S 的变换。的变换。（2 2）求组合电路的逻辑表达式）求组合电路的逻辑表达式 D触发器的特征方程：触发器的特征方程：J-K触发器的特征方程：触发器的特征方程：由真值表求由真值表求 R 和和 S 的表达式：的表达式：输输 入入共同次态共同次态 Qn+1输出输出Q J KR S0 0 00 00 0 10 00 1 010 10 1 110 11 0 010 1 0 101 01 1 010 1 1 101 0（2 2）求组合电路的逻辑表达式）求组合电路的逻辑表达式
22、 D触发器的特征方程：触发器的特征方程：J-K触发器的特征方程：触发器的特征方程：由真值表求由真值表求 R 和和 S 的表达式：的表达式：（3）由真值）由真值表求出逻辑表表求出逻辑表达式：达式：（4）画出电）画出电路图路图3.2.4 触发器应用一例 用触发器组成寄存器用触发器组成寄存器 寄存器是微处理器中的重要部件，用于存放数据处理的中间结果。寄存器是微处理器中的重要部件，用于存放数据处理的中间结果。具有数据具有数据“写写”入、入、“读读”出、初始化出、初始化“清零清零”功能功能。（1）数据清除。将所有触发器的数据清除。将所有触发器的RD端接在一起，作为清零输入端端接在一起，作为清零输入端 。
23、（2 2）数据写入。令）数据写入。令 、，先让，先让 ；将要写入的数据施加；将要写入的数据施加到到 DB7DB0，再在再在 端施加写入脉冲，端施加写入脉冲，DB7DB0上的数据即被写入。上的数据即被写入。（3 3）数据读出。令）数据读出。令 、，在，在 端施加读脉冲，三态门开通，端施加读脉冲，三态门开通，数据由数据由DB7DB0输出。输出。（1）电源电流）电源电流IE 触触发发器器的的所所有有输输入入端端接接无无效效电电平平，输输出出端端悬悬空空时时，电电源源向向触触发发器器提提供供的的电电流流。此参数说明触发器电路的空载功耗。此参数说明触发器电路的空载功耗。（2）低电平输入电流）低电平输入电
24、流IIL和高电平输入电流和高电平输入电流IIH 测试条件：触发器输出端悬空。测试条件：触发器输出端悬空。IIL：某输入端接地，从该输入端流出的电流。：某输入端接地，从该输入端流出的电流。IIH：触发器某输入端接电源，流进该输入端的电流：触发器某输入端接电源，流进该输入端的电流。此参数说明对驱动电路的负载要求。此参数说明对驱动电路的负载要求。（3）输出高电平）输出高电平VoH和输出低电平和输出低电平VoL 触发器输出端触发器输出端Q或输出高电平时的对地电压为或输出高电平时的对地电压为VOH，输出低电平时的对地电输出低电平时的对地电压为压为VOL。此参数说明此参数说明触发器的抗干扰能力。触发器的抗
25、干扰能力。直流参数直流参数3.2.5 集成触发器的主要特性参数 开关参数开关参数（1）最高时钟频率）最高时钟频率fmax 触触发发器器在在计计数数状状态态下下能能正正常常工工作作的的最最高高工工作作频频率率，是是标标志志触触发发器器工工作作速速度高低的一个重要指标。度高低的一个重要指标。（2）对时钟信号的延迟时间（对时钟信号的延迟时间（tCPLH和和tCPHL）从从时时钟钟脉脉冲冲的的触触发发沿沿到到触触发发器器输输出出端端由由0状状态态变变到到1状状态态的的延延迟迟时时间间为为tCPLH。从从时时钟钟脉脉冲冲的的触触发发沿沿到到触触发发器器输输出出端端由由1状状态态变变到到0状状态态的的延延迟迟时时间间为为tCPHL。一般，一般，tCPLH比比tCPHL约大一级门的延迟时间。约大一级门的延迟时间。（3）对置）对置0端端 RD 或置或置1端端 SD 的延迟时间的延迟时间tRLH、tRHL或或tSLH、tSHL 从从置置0脉脉冲冲的的触触发发沿沿到到输输出出端端由由0变变为为1的的延延迟迟时时间间为为tRLH，到到输输出出端端由由1变为变为0的延迟时间为的延迟时间为tRHL。从从置置1脉脉冲冲的的触触发发沿沿到到输输出出端端由由0变变为为1 的的延延迟迟时时间间为为tSLH，到到输输出出端端由由1变为变为0的延迟时间为的延迟时间为tSHL。