《第2章 微处理器与总线.ppt》由会员分享，可在线阅读，更多相关《第2章 微处理器与总线.ppt（64页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第2 2章章微处理器与总线微处理器与总线1主要内容主要内容v微处理器概述微处理器概述v80888088/8086/8086微处理器微处理器v总线的一般概念总线的一般概念v*8038680386微处理器微处理器v*Pentium 4Pentium 4微处理器微处理器返回返回22.1 2.1 微处理器概述微处理器概述v微处理器的功能微处理器的功能v微处理器的基本组成微处理器的基本组成了解：了解：返回返回3微处理器的功能微处理器的功能v 是计算机系统的核心是计算机系统的核心v 能够进行算术运算和逻辑运算能够进行算术运算和逻辑运算v 根据指令实现各种相应的运算根据指令实现各种相应的运算v 实现少量数
2、据的暂存实现少量数据的暂存v 实现与存储器和实现与存储器和I/OI/O接口的信息通信接口的信息通信v 能够提供系统所需的定时和控制信号能够提供系统所需的定时和控制信号v 能够响应输入输出设备发出的中断请求能够响应输入输出设备发出的中断请求返回返回4v运算器运算器v控制器控制器v内部寄存器组（可视为运算器的一部分）内部寄存器组（可视为运算器的一部分）微处理器的基本组成微处理器的基本组成返回返回5实现数据的算术运算和逻辑运算实现数据的算术运算和逻辑运算运算器运算器算术逻辑单元（算术逻辑单元（ALUALU）通用或专用寄存器组通用或专用寄存器组内部总线内部总线控制器控制器控制程序的执行，是整个系统的指
3、挥中心控制程序的执行，是整个系统的指挥中心指令控制功能指令控制功能时序控制功能时序控制功能操作控制功能操作控制功能返回返回62.2 80882.2 8088/8086/8086微处理器微处理器返回返回主要内容：主要内容：v8088/8086CPU的特点v8088CPU外部引线及功能v8088CPU的内部结构和特点v8088CPU内部寄存器的功能v8088的工作时序72.2.1 8088/8086CPU2.2.1 8088/8086CPU的特点的特点v 程序与指令程序与指令v 指令执行的一般过程指令执行的一般过程v 指令的串行执行与并行流水线执行指令的串行执行与并行流水线执行v 内存的分段管理技
4、术内存的分段管理技术v 支持多处理器系统支持多处理器系统v 8088/8086CPU 8088/8086CPU的主要特点的主要特点了解：了解：返回返回8v程序程序 具有一定功能的指令的有序集合具有一定功能的指令的有序集合v指令指令 由人向计算机发出的、能够为计算机所识由人向计算机发出的、能够为计算机所识 别的命令。别的命令。1 1、程序和指令、程序和指令返回返回9 取指令取指令 指令译码指令译码 读取操作数读取操作数 执行指令执行指令 存放结果存放结果2 2、指令执行的一般过程、指令执行的一般过程返回返回10串行工作方式串行工作方式控制器和运算器交替工作，按顺序完成上述控制器和运算器交替工作，
5、按顺序完成上述 指令执行过程。指令执行过程。3 3、串行和并行方式的指令流水线、串行和并行方式的指令流水线返回返回v 8088 8088以前的以前的CPUCPU采用串行工作方式采用串行工作方式取指令取指令1执行执行指令指令1分析分析指令指令1CPUCPUBUSBUS忙碌忙碌忙碌忙碌取指令取指令2执行执行指令指令2分析分析指令指令211并行工作方式并行工作方式运算器和控制器可同时工作，加快了程序运算器和控制器可同时工作，加快了程序 的运行速度。的运行速度。v 80888088CPUCPU采用并行工作方式采用并行工作方式BUSBUS取指令取指令1执行执行指令指令1分析分析指令指令1CPUCPU取指
6、令取指令2执行执行指令指令2分析分析指令指令2取指令取指令2执行执行指令指令2分析分析指令指令2忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌返回返回124 4、内存的分段管理技术、内存的分段管理技术 段基地址（段基地址（1616位）位）段内偏移地址（段内偏移地址（1616位）位）物理地址（物理地址（2020位）位）返回返回5 5、支持多处理器系统、支持多处理器系统 最小模式（单处理器模式）最小模式（单处理器模式）最大模式（多处理器模式）最大模式（多处理器模式）13v80888088可工作于两种模式下可工作于两种模式下 最小模式最小模式 最大模式最大模式v最小模式为最小模式为单处理器单处理器模式，控
7、制信号较少，模式，控制信号较少，一般可不必接总线控制器。一般可不必接总线控制器。v最大模式为最大模式为多处理器多处理器模式，控制信号较多，模式，控制信号较多，须通过总线控制器与总线相连。须通过总线控制器与总线相连。80888088CPUCPU的两种工作模式的两种工作模式返回返回14最小模式下的连接示意图最小模式下的连接示意图控制总线控制总线数据总线数据总线地址总线地址总线8088CPU地址地址锁存锁存8282数据数据收发收发8286ALEALE时钟发时钟发生生 器器 8284返回返回15最大模式下的连接示意图最大模式下的连接示意图数据总线数据总线地址总线地址总线8088CPU地址地址锁存锁存8
8、282数据数据收发收发8286ALEALE时钟发时钟发生生 器器 8284总总 线线控制器控制器 8288控制总线控制总线返回返回16时钟发生器时钟发生器82848284返回返回时钟信号发生器提供系时钟信号发生器提供系统所需要的时钟信号统所需要的时钟信号:一个是在一个是在X1 X1 与与X2 X2 引引脚间接上晶体，由晶体脚间接上晶体，由晶体振荡器产生时钟信号；振荡器产生时钟信号；另一个是由另一个是由EFIEFI引脚加引脚加入的外接振荡信号产生入的外接振荡信号产生时钟信号时钟信号17地址锁存器地址锁存器8282(74LS373)8282(74LS373)返回返回18返回返回总线驱动器总线驱动器
9、8286(74LS245)8286(74LS245)19总线控制器总线控制器82888288返回返回20两种工作模式的选择方式两种工作模式的选择方式 8088 8088是工作在最小还是最大模式由是工作在最小还是最大模式由MN/MXMN/MX端状态决定。端状态决定。MN/MX=0MN/MX=0工作于最大模式，反之工作于最大模式，反之工作于最小模式工作于最小模式返回返回21v采用并行流水线工作方式采用并行流水线工作方式 通过设置指令预取队列实现通过设置指令预取队列实现v对内存空间实行分段管理对内存空间实行分段管理 将内存分为将内存分为4 4个段并设置地址段寄个段并设置地址段寄 存器，以实现对存器，
10、以实现对1 1MBMB空间的寻址空间的寻址v支持多处理器系统支持多处理器系统CPUCPU内部内部结构结构存储器寻存储器寻址部分址部分工作模式工作模式6 6、8088/8086 CPU8088/8086 CPU的特点的特点返回返回22引脚定义的方法可大致分为：引脚定义的方法可大致分为：v每个引脚只传送一种信息（每个引脚只传送一种信息（RDRD等）；等）；v引脚电平高低不同，信号不同（引脚电平高低不同，信号不同（IO/MIO/M等）；等）；vCPUCPU工作于不同方式有不同的名称和定义工作于不同方式有不同的名称和定义（WR/LOCK WR/LOCK 等）；等）；v分时复用引脚（分时复用引脚（ADA
11、D7 7ADAD0 0 等）等）；v引脚的输入和输出分别传送不同的信息引脚的输入和输出分别传送不同的信息（RQ/GTRQ/GT）2.2.2 8088CPU2.2.2 8088CPU的引线及功能的引线及功能返回返回2301020304050607080910111213141516171819204039383736353433323130292827262524232221GNDAD14/A14AD13/A13AD12/A12AD11/A11AD10/A10AD9/A9AD8/A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC（5V）AD15/A15A16/S
12、3A17/S4A18/S5A19/S6/BHE/S7 HIGH（SSO）MN/MX/RDHOLD（/RQ/GT0）HLDA（/RQ/GT1）/WR（/LOCK）M/IO（/S2）DT/R（/S1）/DEN（/S0）ALE（QS0）/INTA（QS1）/TESTREADYRESET8086/8088处理器芯片引脚图处理器芯片引脚图返回返回24主要引线（最小模式下）主要引线（最小模式下）地址线和数据线：地址线和数据线：ADAD7 7-AD-AD0 0：低低8 8位地址和数据信号分时复用。位地址和数据信号分时复用。在传送地址信号时为单向，传送在传送地址信号时为单向，传送 数据信号时为双向。数据信号时
13、为双向。A A1919-A-A1616：高高4 4位地址信号和状态信号分时位地址信号和状态信号分时 复用。复用。A A1515-A-A8 8：输出中输出中8 8位地址信号。位地址信号。返回返回25WRWR：写信号；写信号；RDRD：读信号；读信号；IO/MIO/M：为为“0 0”表示访问内存，表示访问内存，为为“1 1”表示访问接口；表示访问接口；DENDEN：低电平有效时，允许进行读低电平有效时，允许进行读/写操作；写操作；RESETRESET：复位信号。复位信号。控制线和状态线控制线和状态线主要引线（最小模式下）主要引线（最小模式下）例：例：当当WR=1WR=1，RD=0RD=0，IO/M
14、=0IO/M=0时，时，表示表示CPUCPU当前正在进行当前正在进行读存储器读存储器操作操作返回返回26INTRINTR：可屏蔽中断请求输入端可屏蔽中断请求输入端NMINMI：非屏蔽中断请求输入端非屏蔽中断请求输入端(该引脚上的中该引脚上的中 断请求信号不能用软件屏蔽断请求信号不能用软件屏蔽)INTAINTA：中断响应输出端中断响应输出端主要引线（最小模式下）主要引线（最小模式下）中断请求和响应信号中断请求和响应信号返回返回27HOLDHOLD：总线保持请求信号输入端。当总线保持请求信号输入端。当CPUCPU以外的以外的 其他设备要求占用总线时，通过该引脚其他设备要求占用总线时，通过该引脚 向
15、向CPUCPU发出请求。发出请求。HLDAHLDA：总线保持响应信号输出端。总线保持响应信号输出端。CPUCPU对对HOLDHOLD信信 号的响应信号。号的响应信号。主要引线（最小模式下）主要引线（最小模式下）总线保持信号总线保持信号返回返回282.2.3 8088CPU2.2.3 8088CPU的功能结构的功能结构 8088 8088内部由两部分组成：内部由两部分组成：执行单元（执行单元（EUEU）总线接口单元（总线接口单元（BIUBIU）返回返回一、一、8088/8086CPU8088/8086CPU的内部结构的内部结构29AH ALBH BLCH CLDH DL SP BP DI SI通
16、通用用寄寄存存器器运算寄存器运算寄存器ALU标志标志执行部分执行部分控制电路控制电路1 2 3 4 5 6 CS DS SS ES IP 内部寄内部寄存器存器I/O控制控制电路电路地址加地址加法器法器2020位位1616位位8 8位位指令队列缓冲器指令队列缓冲器外外总总线线执行部件执行部件总线接口部件总线接口部件8088CPU8088CPU结构图结构图返回返回30 运算器运算器 8 8个通用寄存器个通用寄存器 1 1个标志寄存器个标志寄存器 EUEU部分控制电路部分控制电路执行单元执行单元(EU)(EU)组成组成指令译码指令译码指令执行指令执行暂存中间运算结果暂存中间运算结果保存运算结果特征保
17、存运算结果特征在标志寄存器在标志寄存器FLAGSFLAGS中中在在ALUALU中完成中完成在通用寄存器中在通用寄存器中功能功能返回返回31总线接口单元总线接口单元(BIU)(BIU)从内存中取指令到指令预取队列；从内存中取指令到指令预取队列；负责与内存或输入负责与内存或输入/输出接口之间的数据传送；输出接口之间的数据传送；在执行转移程序时，使指令预取队列复位，在执行转移程序时，使指令预取队列复位，并从指定的新地址取指令，并立即传给执行并从指定的新地址取指令，并立即传给执行单元执行。单元执行。段寄存器段寄存器 指令指针寄存器指令指针寄存器 指令队列指令队列 地址加法器地址加法器 总线控制逻辑总线
18、控制逻辑组成组成功能功能返回返回32结论结论 指令预取队列的存在使指令预取队列的存在使EUEU和和BIUBIU两个部分两个部分可同时进行工作，从而可同时进行工作，从而v 提高了提高了CPUCPU的效率；的效率；v 降低了对存储器存取速度的要求。降低了对存储器存取速度的要求。返回返回33二、二、80888088的内部寄存器的内部寄存器含含1414个个1616位寄存器，按功能可分为三类位寄存器，按功能可分为三类 8 8个通用寄存器个通用寄存器 4 4个段寄存器个段寄存器 2 2个控制寄存器个控制寄存器深入理解：每个寄存器中数据的含义深入理解：每个寄存器中数据的含义返回返回341 1、通用寄存器、通
19、用寄存器 数据寄存器（数据寄存器（AXAX，BXBX，CXCX，DXDX）地址指针寄存器（地址指针寄存器（SPSP，BPBP）变址寄存器（变址寄存器（SISI，DIDI）返回返回 8088 8088含含4 4个个1616位数据寄存器，它们又可分为位数据寄存器，它们又可分为8 8个个8 8位寄存器，即：位寄存器，即：AXAXBXBXCXCXDXDX数据寄存器数据寄存器AHAH，ALALCHCH，CLCLBHBH，BLBLDHDH，DLDL35数据寄存器特有的习惯用法数据寄存器特有的习惯用法AXAX：累加器。累加器。所有所有I/OI/O指令都通过指令都通过AXAX与接口传送与接口传送 信息，中间运
20、算结果也多放于信息，中间运算结果也多放于AXAX中；中；BXBX：基址寄存器。基址寄存器。在间接寻址中用于存放基地在间接寻址中用于存放基地 址；址；CXCX：计数寄存器。计数寄存器。用于在循环或串操作指令中存用于在循环或串操作指令中存 放计数值；放计数值；DXDX：数据寄存器。数据寄存器。在间接寻址的在间接寻址的I/OI/O指令中存放指令中存放 I/O I/O端口地址；在端口地址；在3232位乘除法运算时，存放位乘除法运算时，存放 高高1616位数。位数。返回返回36地址指针寄存器地址指针寄存器SPSP：堆栈指针寄存器：堆栈指针寄存器，其内容为栈顶的偏移，其内容为栈顶的偏移 地址；地址；BPB
21、P：基址指针寄存器基址指针寄存器，常用于在访问内存时，常用于在访问内存时 存放内存单元的存放内存单元的偏移地址。偏移地址。返回返回作为通用寄存器，二者均可用于存放数据；作为通用寄存器，二者均可用于存放数据；作为基址寄存器，用作为基址寄存器，用BXBX表示所寻找的数据在数表示所寻找的数据在数据段；用据段；用BPBP则表示所寻找的数据在堆栈段。则表示所寻找的数据在堆栈段。BXBX与与BPBP在应用上的区别在应用上的区别37变址寄存器变址寄存器vSISI：源变址寄存器源变址寄存器vDIDI：目标变址寄存器目标变址寄存器 变址寄存器常用于指令的间接寻址或变址寻址。变址寄存器常用于指令的间接寻址或变址寻
22、址。特别是在特别是在串操作指令串操作指令中：中：vSISI存放存放源操作数源操作数的偏移地址的偏移地址vDIDI存放存放目标操作数目标操作数的偏移地址的偏移地址返回返回382 2、段寄存器、段寄存器 用于存放相应逻辑段的段基地址。用于存放相应逻辑段的段基地址。CSCS：代码段寄存器：存放指令代码代码段寄存器：存放指令代码 DSDS：数据段寄存器数据段寄存器 ESES：附加段寄存器附加段寄存器 SSSS：堆栈段寄存器：指示堆栈区域的位置堆栈段寄存器：指示堆栈区域的位置存放操作数存放操作数返回返回393 3、控制寄存器、控制寄存器vIPIP：指令指针寄存器，其内容为下一条要执行指令指令指针寄存器，
23、其内容为下一条要执行指令 的偏移地址的偏移地址vFLAGSFLAGS：标志寄存器，存放运算结果的特征标志寄存器，存放运算结果的特征(16(16位寄位寄 存器，存器，7 7位未使用。位未使用。)6 6个状态标志位（个状态标志位（CFCF，SFSF，AFAF，PFPF，OFOF，ZFZF）3 3个控制标志位（个控制标志位（IFIF，TFTF，DFDF）返回返回40D15D15D0D0 OF DF IF TF SF ZF AF PF CF进进借借位位标标志志奇奇偶偶标标志志半半进进借借位位标标志志零零标标志志符符号号标标志志单单步步中中断断中中断断允允许许方方向向标标志志溢溢出出标标志志1-1-有进
24、、借位有进、借位0-0-无进、借位无进、借位1-1-低低8 8位有偶数个位有偶数个1 10-0-低低8 8位有奇数个位有奇数个1 11-1-低低4 4位向高位向高4 4位有进、借位位有进、借位0-0-低低4 4位向高位向高4 4位无进、借位位无进、借位1-1-结果为结果为0 00-0-结果不为结果不为0 08088/80868088/8086标志寄存器标志寄存器412.2.4 8088/8086CPU2.2.4 8088/8086CPU的存储器组织的存储器组织物理地址物理地址(20(20位位)逻辑地址逻辑地址段基地址段基地址(16(16位位)段内偏移地址段内偏移地址(16(16位位)物理地址段
25、基地址段内偏移地址物理地址段基地址段内偏移地址？返回返回42物理地址物理地址逻辑地址逻辑地址8088/80868088/8086：2020条地址线条地址线 可寻址最大物理内存容量为可寻址最大物理内存容量为1MB(220)1MB(220)但但8088/80868088/8086的内部总线和内部寄存器均为的内部总线和内部寄存器均为1616位，位，因此需要通过对存储器分段生成因此需要通过对存储器分段生成2020位地址。位地址。段基地址和段内偏移地址称为逻辑地址。通常写成：段基地址和段内偏移地址称为逻辑地址。通常写成：XXXXH XXXXH：YYYYHYYYYH前者是段基地址，后者是段内偏移地址（相对
26、地址）前者是段基地址，后者是段内偏移地址（相对地址）返回返回43段基地址（段基地址（1616位）位）31310 015150 0 0 0段基地址（段基地址（1616位）位）段首地址段首地址 19190 04 4 返回返回段基地址与段首地址的关系段基地址与段首地址的关系44物理地址与物理地址与段基地址、段首地址、段内偏移地址的关系段基地址、段首地址、段内偏移地址的关系段基地址段基地址=6000=6000H H段首地址段首地址偏移地址偏移地址物理地址物理地址数数据据段段6006000 09 9H H00H12H6006000 00 0H H00000 09 9H H返回返回45物理地址由段基地址和
27、物理地址由段基地址和偏移地址组成偏移地址组成物理地址物理地址=段基地址段基地址16+16+偏移地址偏移地址0 0 0 0段首地址段首地址 19190 04 4 偏移地址偏移地址+物物理理地地址址物理地址与逻辑地址的关系物理地址与逻辑地址的关系返回返回46例：例：已知已知 CS=1055HCS=1055H，DS=250AH DS=250AH ES=2EF0H ES=2EF0H SS=8FF0H SS=8FF0H 某操作数偏移地址某操作数偏移地址=0204=0204H H，画出各段在内存中的分布、段首地址及操作数的物画出各段在内存中的分布、段首地址及操作数的物理地址。理地址。返回返回47 设操作数
28、在数据段，则操设操作数在数据段，则操作数的物理地址为：作数的物理地址为：250250AH AH 16+020416+0204H=252A4HH=252A4H105510550H0H250250A0HA0H2 2EF00HEF00H8 8FF00HFF00HCSCSDSDSESESSS SS 解：解：返回返回说明：说明：CPUCPU中四个段寄存器之间可中四个段寄存器之间可以重合、重叠、紧密连接或间隔以重合、重叠、紧密连接或间隔分开。分开。48 CS 0000 IP代码段代码段 DS或或ES 0000 SI、DI或或BX SS 0000 SP或或BP数据段数据段堆栈段堆栈段存储器存储器段寄存器和偏
29、移地址寄存器组合关系段寄存器和偏移地址寄存器组合关系返回返回49堆栈及堆栈段的使用堆栈及堆栈段的使用v每次入栈和出栈均每次入栈和出栈均以字为单位以字为单位；v采用采用“先进后出，后进先出先进后出，后进先出”的原则；的原则；vSSSS存放堆栈段地址，存放堆栈段地址，SPSP存放段内偏移地址，存放段内偏移地址，SSSS：SPSP构成堆栈指针；构成堆栈指针；v堆栈是内存中一个特殊区域，用于存放暂时堆栈是内存中一个特殊区域，用于存放暂时不用或需要保护的数据。不用或需要保护的数据。v常用于响应中断或子程序调用。常用于响应中断或子程序调用。返回返回502.2.5 8088/8086CPU2.2.5 808
30、8/8086CPU的工作时序的工作时序v时序的概念：时序的概念：CPUCPU各引脚信号在时间上的关系各引脚信号在时间上的关系v总线周期：总线周期：CPUCPU完成一次访问内存（或接口）操完成一次访问内存（或接口）操 作所需要的时间。一个总线周期至少作所需要的时间。一个总线周期至少 包括包括4 4个时钟周期。个时钟周期。v时钟周期：由时钟发生器产生，是计算机内部最时钟周期：由时钟发生器产生，是计算机内部最 小的时间单位。小的时间单位。返回返回51v概述概述v总线的基本功能总线的基本功能v常用系统总线和外设总线标准常用系统总线和外设总线标准2.3 2.3 系统总线系统总线返回返回522 2.3.1
31、.3.1 概述概述1 1、含义：、含义：是是一组导线和相关的控制、驱动电路一组导线和相关的控制、驱动电路的的集合。集合。是计算机系统各部件之间传输地址、数据和控制信是计算机系统各部件之间传输地址、数据和控制信息息的的通道。通道。返回返回532 2、总线分类、总线分类CPUCPU总线总线(CPU-(CPU-其他部件其他部件)系统总线系统总线(主机主机-I/O-I/O接口接口)外部总线外部总线(微机微机-外设外设)片内总线片内总线片外总线片外总线按相对按相对CPUCPU的位置分的位置分按层次结构分按层次结构分地址总线（地址总线（ABAB）数据总线（数据总线（DBDB）控制总线（控制总线（CBCB）
32、按传送信息的类型分按传送信息的类型分返回返回543 3、总线结构、总线结构v单总线结构单总线结构特点：特点：简单简单 数据传输效率和速度慢数据传输效率和速度慢 总线竞争严重总线竞争严重CPUCPU M M M M I/OI/O I/OI/O I/OI/O返回返回55v多总线结构多总线结构面向面向CPUCPU的双总线结构的双总线结构面向主存的双总线结构面向主存的双总线结构双总线结构双总线结构多总线结构多总线结构返回返回56面向面向CPUCPU的双总线结构的双总线结构特点：存储器与特点：存储器与I/OI/O接口间无直接通道，需通过接口间无直接通道，需通过CPUCPU 中转。中转。CPU M I/O
33、 I/O I/O返回返回57面向存储器的双总线结构面向存储器的双总线结构特点：在单总线结构基础上增加一条特点：在单总线结构基础上增加一条CPUCPU到存储器到存储器 的高速总线的高速总线CPU M I/O I/O I/O返回返回584 4、总线的主要性能指标、总线的主要性能指标v总线带宽（总线带宽（B/SB/S）：）：单位时间内总线上可传送单位时间内总线上可传送 的数据量的数据量v总线位宽（总线位宽（bitbit）：）：总线能同时传送的数据位数总线能同时传送的数据位数v总线的工作频率（总线的工作频率（MHzMHz）：工作频率越高总线工作：工作频率越高总线工作 速度越快，总线宽度越宽速度越快，总
34、线宽度越宽总线带宽总线带宽=（位宽（位宽/8/8）（工作频率（工作频率/每个存取周期的时钟数）每个存取周期的时钟数）返回返回592.3.2 2.3.2 总线的基本功能总线的基本功能v数据传送数据传送v仲裁控制仲裁控制v出错处理出错处理v总线驱动总线驱动返回返回602.3.3 2.3.3 常用系统总线和外设总线标准常用系统总线和外设总线标准ISAISA（8/168/16位）位）PCIPCI（32/6432/64位）位）A AGPGP（加速图形端口，用于提高图形处理能力）加速图形端口，用于提高图形处理能力）常用系统总线常用系统总线返回返回常用外设总线常用外设总线USBUSBIEEE1394IEEE139461USBUSB总线特点总线特点易使用易使用速度较快速度较快可靠性高可靠性高低成本低成本低功耗低功耗返回返回62本章课外自学内容本章课外自学内容v第第2.2.4 4节：节：8038680386微处理器微处理器v第第2.2.5 5节：节：Pentium 4 Pentium 4微处理器微处理器返回返回63第第 二二 章章结结 束束64