《VLSI设计基础12-2.ppt》由会员分享，可在线阅读，更多相关《VLSI设计基础12-2.ppt（59页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 VLSI设计基础设计基础第第2章章 MOS器件与工艺基础器件与工艺基础（2012）VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 本章概要：本章概要：MOS晶体管基础晶体管基础 最小的积木单元最小的积木单元CMOS逻辑部件逻辑部件 最基本的搭积木方法最基本的搭积木方法MOS集成电路工艺基础集成电路工艺基础 了解版图与工艺关系了解版图与工艺关系版图设计版图设计版图的积木单元版图的积木单元设计过程就是搭积木的过程设计过程就是搭积木的过程2VLSIVLSI设
2、计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1 MOS晶体管基础晶体管基础MOS晶体管结构及基本工作原理晶体管结构及基本工作原理MOS晶体管的阈值电压晶体管的阈值电压VT MOS晶体管的电流晶体管的电流-电压特性电压特性 调到第调到第8章介章介绍绍MOS晶体管主要电参量晶体管主要电参量CMOS结构结构.1.13VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.1 MOS晶体管结构及基本工作原理晶体管结构及基本工作原理.1.1电阻的可控制性与可制造性电阻的可控制性与可制造性4VLSIVLSI设计基础设计基
3、础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.1 MOS晶体管结构及基本工作原理晶体管结构及基本工作原理.1.1DSV+-工作条件：工作条件：VDS很小很小如果不是很小怎么样？如果不是很小怎么样？VTN:阈值电压阈值电压矩形电阻矩形电阻5VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.1 MOS晶体管结构及基本工作原理晶体管结构及基本工作原理.1.1DSV+-DSV+-DSV+-VDS增大增大沟道夹断（临界饱和）沟道夹断（临界饱和）VDS=VGS-VTNVGD=VTN6VLSIVLSI设计基础设计基础-2-2
4、东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.1 MOS晶体管结构及基本工作原理晶体管结构及基本工作原理.1.1VDS+-VGS-VTN VDS-VGS-VTN D=VDSVGD=VTNVDS中大于临界饱中大于临界饱和电压值的部分和电压值的部分临界饱和临界饱和沟道长度调制效应沟道长度调制效应为什么保持临界为什么保持临界饱和时的值饱和时的值?厄莱电压厄莱电压7VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.1 MOS晶体管结构及基本工作原理晶体管结构及基本工作原理.1.1耗尽型耗尽型NMOS增强型增强型NMOS怎样实现耗尽呢
5、：在衬底表面离子注入与衬底掺怎样实现耗尽呢：在衬底表面离子注入与衬底掺杂类型相反的杂质，这里是注入杂类型相反的杂质，这里是注入N型杂质型杂质PMOS0 0栅源电压下就存在导电沟栅源电压下就存在导电沟道是耗尽型器件的特征道是耗尽型器件的特征8VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.1 MOS晶体管结构及基本工作原理晶体管结构及基本工作原理.1.1耗尽型耗尽型NMOS增强型增强型NMOS电特性差异电特性差异9VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.3 MOS晶体管的电流晶
6、体管的电流-电压特性电压特性.1.1非饱和区非饱和区饱和区饱和区截止区截止区饱和区工作饱和区工作10VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.3 MOS晶体管的电流晶体管的电流-电压特性电压特性.1.1MOS晶体管：电压控制电流源晶体管：电压控制电流源(VCCS)L LW W反映材料特性和几何形状决定的电阻反映材料特性和几何形状决定的电阻反映由工作点决定的电阻反映由工作点决定的电阻反映栅电压对电阻的控制能力反映栅电压对电阻的控制能力三种信号传输方式：三种信号传输方式：传传0 0；传；传1 1；传；传0 0或或1 111VLSIVLS
7、I设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.5 CMOS结构结构.1.1同时采用两种同时采用两种MOS器件：器件：NMOS管和管和PMOS管，并通管，并通常配对出现的一种电路结构。常配对出现的一种电路结构。思考思考:为什么制作为什么制作N阱和衬底接触阱和衬底接触(连接连接)12VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.1.5 CMOS结构结构.1.1NMOS只传只传0PMOS只传只传113VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2
8、CMOS逻辑部件逻辑部件CMOS倒相器设计倒相器设计 CMOS与非门和或非门的结构及其等效倒与非门和或非门的结构及其等效倒相器设计方法相器设计方法 其他其他CMOS逻辑门逻辑门 D触发器触发器 内部信号的分布式驱动结构内部信号的分布式驱动结构.2.214VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.1 CMOS倒相器设计倒相器设计.2.2 CMOS倒相器是倒相器是CMOS门电路中门电路中最基本的逻辑部件，大多数的逻辑门最基本的逻辑部件，大多数的逻辑门电路均可通过等效倒相器进行基本设电路均可通过等效倒相器进行基本设计，再通过适当的变换，完
9、成最终的计，再通过适当的变换，完成最终的逻辑门电路中具体晶体管尺寸的计算。逻辑门电路中具体晶体管尺寸的计算。所以，基本倒相器的设计是逻辑部件所以，基本倒相器的设计是逻辑部件设计的基础。设计的基础。设计依据是输出特性要求设计依据是输出特性要求15VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 .2.2数字逻辑等效电路模型数字逻辑等效电路模型GS/DD/S衬底衬底GS/DD/S数字逻辑行为模型数字逻辑行为模型MOSFET积木：积木：2.2.1 CMOS倒相器设计倒相器设计16VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学
10、电子科学与工程学院 .2.2数字逻辑等效电路模型数字逻辑等效电路模型数字逻辑行为模型数字逻辑行为模型倒相器倒相器VDDN型衬底型衬底P型衬底型衬底VDDRPRNVDDRPRN2.2.1 CMOS倒相器设计倒相器设计17VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 IPVDDRPRN工作过程（输入工作过程（输入1到到0变化）变化）：1、输入从、输入从5V开始下降，在开始下降，在VIN-VDD VTP(|VIN-VDD|VTP|，且且 VINVTN时，时，PMOS和和NMOS均导通，经均导通，经PMOS流过的电流一部分经过流过的电流一部分经过NMO
11、S到地，一到地，一部分开始给负载电容充电，输出开始上升。部分开始给负载电容充电，输出开始上升。PMOS管从截止转向管从截止转向饱和；饱和；NMOS管从非饱和转向饱和。管从非饱和转向饱和。3、当、当VINVTN时，时，NMOS截止，经截止，经PMOS流过的电流全部给负载流过的电流全部给负载电容充电。电容充电。PMOS管从饱和转向非饱和；管从饱和转向非饱和；NMOS管从饱和转向截管从饱和转向截止。止。VDD=5V，初始状态：输入，初始状态：输入=5V，PMOS截止，截止，NMOS非饱和，输出非饱和，输出=0V。=5V5V0VIP2.2.1 CMOS倒相器设计倒相器设计18VLSIVLSI设计基础设
12、计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 VDDRPRNIPI IN N如果如果NMOS和和PMOS相应电流相等，则上升时相应电流相等，则上升时间和下降时间相同。间和下降时间相同。2.2.1 CMOS倒相器设计倒相器设计19VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.1 CMOS倒相器设计倒相器设计.2.2tVouttVin50%50%10%90%tpLHtpHLtrtf20VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.1 CMOS倒相器设计倒相器设
13、计.2.2 ：上上升升时时间间，是是指指在在输输入入阶阶跃跃波波的的条条件件下下，输输出出信信号号从从0.1Vdd上升到上升到0.9Vdd所需的时间所需的时间 ：下降时间，指的是在输入阶跃波的条件下，输出信号从：下降时间，指的是在输入阶跃波的条件下，输出信号从0.9Vdd下降到下降到0.1Vdd所需的时间。所需的时间。-：1.42.8|VT/Vdd|：0.10.4；21VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.1 CMOS倒相器设计倒相器设计.2.2 通通常常在在设设计计倒倒相相器器时时，要要求求输输出出波波形形对对称称，也也就就是
14、是上上升升时时间间=下下降降时时间间，因因为为是是在在同同一一工工艺艺条条件件下下加加工工，所所有有MOS管管的的栅栅氧氧化化层层的的厚厚度度相相同同，如如果果NMOS和和PMOS的的阈阈值电压数值相等，则要求值电压数值相等，则要求 得到如下结论：得到如下结论：由由此此可可以以得得到到一一个个在在这这种种条条件件下下的的简简便便计计算算方方法法：只只要要 计计 算算 上上 升升 时时 间间（下下 降降 时时 间间），并并 由由 此此 计计 算算 得得 到到PMOS（NMOS）管管的的宽宽长长比比，将将此此值值除除（乘乘）迁迁移移率率比比就是就是NMOS管管（PMOS）管的宽长比。管的宽长比。2
15、2VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.1 CMOS倒相器设计倒相器设计.2.2 当输出信号的幅度变化只能从当输出信号的幅度变化只能从0.1Vdd到到0.9Vdd时，则输时，则输出信号的周期就为上升与下降时间之和，且信号成为锯齿波，出信号的周期就为上升与下降时间之和，且信号成为锯齿波，这时所对应的信号频率被认为是这时所对应的信号频率被认为是倒相器的最高工作频率倒相器的最高工作频率。23VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.2 CMOS与非门和或非门的结构及其与非门
16、和或非门的结构及其等效倒相器设计方法等效倒相器设计方法.2.224VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.2 CMOS与非门和或非门的结构及其与非门和或非门的结构及其等效倒相器设计方法等效倒相器设计方法.2.225VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.2 CMOS与非门和或非门的结构及其与非门和或非门的结构及其等效倒相器设计方法等效倒相器设计方法.2.2RR/3R/3R/3非饱和区非饱和区饱和区饱和区电阻比电阻比=宽长比之倒比宽长比之倒比Y3 Y1（W/L=Y）等效
17、倒相器中晶体管电阻等效倒相器中晶体管电阻VDD上拉上拉PMOS串联串联下拉下拉NMOS串联串联26VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.2 CMOS与非门和或非门的结构及其与非门和或非门的结构及其等效倒相器设计方法等效倒相器设计方法.2.2R3R？为保证在任何情况下，由电阻网络和负载电容所决定为保证在任何情况下，由电阻网络和负载电容所决定的充放电时间，的充放电时间，均满足由性能指标所决定的上升、下降时均满足由性能指标所决定的上升、下降时间要求间要求，所以，要按照最坏情况进行设计，即单支路导通，所以，要按照最坏情况进行设计，即单支
18、路导通情况。情况。RRR 因此，各并联因此，各并联MOS管应和等效倒相器对应晶体管宽长管应和等效倒相器对应晶体管宽长比相同。比相同。同样有上拉和下拉两种情况，对应并联同样有上拉和下拉两种情况，对应并联PMOS和并联和并联NMOS27VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.2 CMOS与非门和或非门的结构及其与非门和或非门的结构及其等效倒相器设计方法等效倒相器设计方法.2.2等效倒相器中（等效倒相器中（W/L）=X；（；（W/L）=YNP2X2X1X1X1Y1Y2Y2Y简单计算方法简单计算方法28VLSIVLSI设计基础设计基础-2
19、-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.2 CMOS与非门和或非门的结构及其与非门和或非门的结构及其等效倒相器设计方法等效倒相器设计方法将与非门中的将与非门中的N个串联个串联NMOS管等效为倒相器中的管等效为倒相器中的NMOS管，管，将将N个并联的个并联的PMOS管等效为倒相器中的管等效为倒相器中的PMOS管。管。根据频率要求和有关参数计算等效倒相器根据频率要求和有关参数计算等效倒相器NMOS和和PMOS的宽的宽长比。长比。NMOS管为串联结构，为保持下降时间不变，各管为串联结构，为保持下降时间不变，各NMOS管的等管的等效电阻必须缩小效电阻必须缩小N倍，即它们的宽
20、长比必须是倒相器中倍，即它们的宽长比必须是倒相器中NMOS管宽长比的管宽长比的N倍。倍。为保证在只有一个为保证在只有一个PMOS晶体管导通的情况下，仍能获得所需晶体管导通的情况下，仍能获得所需的上升时间，要求各的上升时间，要求各PMOS管的宽长比与倒相器中管的宽长比与倒相器中PMOS管相管相同。同。与非门设计方法（或非门类似）：与非门设计方法（或非门类似）：.2.229VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.3 其他其他CMOS逻辑门逻辑门.2.2逻辑行为：逻辑行为：OUTABCDEFVDDOUTABCDEF或或-与与-或或-与与
21、-非非与与-或或-与与-或或-非非？30VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.3 其他其他CMOS逻辑门逻辑门.2.2CMOS与或非门与或非门31VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.3 其他其他CMOS逻辑门逻辑门.2.2CMOS或与非门或与非门32VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.3 其他其他CMOS逻辑门逻辑门.2.2异或门异或门 33VLSIVLSI设计基础设计基础-2-2 东南大学电子
22、科学与工程学院东南大学电子科学与工程学院 2.2.3 其他其他CMOS逻辑门逻辑门.2.2同或同或门（异或非门）门（异或非门）12个晶体管个晶体管10个晶体管个晶体管34VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.3 其他其他CMOS逻辑门逻辑门.2.2W/L=Y1/31/31/33Y3Y3Y6Y6Y6Y4Y4Y2Y4Y4Y4Y1/41/41/41/41/21/2=差别：差别：27Y 22Y串并结构：串并结构：35VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.3 其他其他CMO
23、S逻辑门逻辑门将下拉网络（将下拉网络（NMOS管）等效为倒相器中的管）等效为倒相器中的NMOS管，将上拉网络管，将上拉网络（PMOS管）等效为倒相器中的管）等效为倒相器中的PMOS管。管。根据频率要求和有关参数计算等效倒相器根据频率要求和有关参数计算等效倒相器NMOS和和PMOS的宽长比。的宽长比。对于串联网络结构，为保持时间常数不变，串联网络各单元的等效电对于串联网络结构，为保持时间常数不变，串联网络各单元的等效电阻必须缩小阻必须缩小N倍，即它们的等效宽长比必须是倒相器中对应晶体管宽倍，即它们的等效宽长比必须是倒相器中对应晶体管宽长比的长比的N倍。倍。对于并联网络结构，为保证在只有一个并联支
24、路导通的情况下，仍能对于并联网络结构，为保证在只有一个并联支路导通的情况下，仍能获得所需的电阻，要求各并联支路等效晶体管宽长比与倒相器中对应获得所需的电阻，要求各并联支路等效晶体管宽长比与倒相器中对应晶体管相同。晶体管相同。对于串联网络结构中的局部并联结构，每个并联支路的等效晶体管宽对于串联网络结构中的局部并联结构，每个并联支路的等效晶体管宽长比与串联网络单元的等效晶体管相同。长比与串联网络单元的等效晶体管相同。复杂网络设计方法：复杂网络设计方法：.2.236VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.3 其他其他CMOS逻辑门逻辑门
25、.2.2CMOS传输门传输门为什么为什么PMOS位于逻辑电位于逻辑电路的上部，路的上部，NMOS位于逻位于逻辑电路的下部，想过吗？辑电路的下部，想过吗？NMOS传输门和传输门和PMOS传输门传输门37VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.3 其他其他CMOS逻辑门逻辑门.2.2三态门三态门相同的资源，有什么优点？相同的资源，有什么优点？38VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.2.4 D触发器触发器.2.239VLSIVLSI设计基础设计基础-2-2 东南大学电子科学
26、与工程学院东南大学电子科学与工程学院 2.2.5 内部信号的分布式驱动结构内部信号的分布式驱动结构.2.240VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 Z=（A（B C+E）+D F）（G+H）设计分析举例：设计分析举例：.2.241VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.3 MOS集成电路工艺基础集成电路工艺基础基本的集成电路加工工艺基本的集成电路加工工艺CMOS工艺简化流程工艺简化流程 Bi-CMOS工艺技术工艺技术.3.342VLSIVLSI设计基础设计基础-2-2 东南大学
27、电子科学与工程学院东南大学电子科学与工程学院 2.3.1 基本的集成电路加工工艺基本的集成电路加工工艺.3.3器件制造基本问题器件制造基本问题掩膜板掩膜板（MASKS）图形转移技术图形转移技术 掺杂技术掺杂技术 氧化及热处理技术氧化及热处理技术 气相沉积技术气相沉积技术 43VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.3.1 基本的集成电路加工工艺基本的集成电路加工工艺器件制造基本问题器件制造基本问题.3.3器器件件和和电电路路选择选择 掺杂掺杂互连互连图形（版图）图形（版图）窗口和屏蔽窗口和屏蔽掺杂掺杂图形（版图）图形（版图）导线导线绝
28、缘绝缘图形转移图形转移（光刻）（光刻）材料沉积材料沉积掺杂技术掺杂技术氧化及热氧化及热处理处理44VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.3.1 基本的集成电路加工工艺基本的集成电路加工工艺掩膜板掩膜板（MASKS）.3.3设计（软）设计（软）“底片底片”（硬）（硬）单个电路图形单个电路图形多个电路图形多个电路图形45VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.3.1 基本的集成电路加工工艺基本的集成电路加工工艺图形转移技术图形转移技术.3.3两次图形转移技术两次图形转移技术一一
29、次次图图形形转转移移光光刻刻二二次次图图形形转转移移刻刻蚀蚀一一次次图图形形转转移移电电子子束束直直写写46VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.3.1 基本的集成电路加工工艺基本的集成电路加工工艺掺杂技术掺杂技术.3.3热扩散热扩散离子注入离子注入47VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.3.1 基本的集成电路加工工艺基本的集成电路加工工艺氧化及热处理技术氧化及热处理技术.3.3常规热处理常规热处理快速热处理快速热处理48VLSIVLSI设计基础设计基础-2-2 东南大
30、学电子科学与工程学院东南大学电子科学与工程学院 2.3.1 基本的集成电路加工工艺基本的集成电路加工工艺气相沉积技术气相沉积技术.3.3LPCVDPECVD电子束蒸发离子溅射PVD49VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.3.2 CMOS工艺简化流程工艺简化流程.3.350VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 .3.351VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 .3.352VLSIVLSI设计基础设计基础-2-2 东南大
31、学电子科学与工程学院东南大学电子科学与工程学院 2.3.3 Bi-CMOS工艺技术工艺技术以以P阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS工艺工艺 以以N阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS工艺工艺.3.353VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.4 版图设计版图设计简单简单MOSFET版图版图 大尺寸大尺寸MOSFET的版图设计的版图设计.4.454VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.4.1 简单简单MOSFET版图版图.4.4直栅直栅 围栅围栅
32、 折弯栅折弯栅套准关系套准关系55VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.4.2 大尺寸大尺寸MOSFET的版图设计的版图设计.4.4共用掺杂区：源共用、漏共用、源漏共用共用掺杂区：源共用、漏共用、源漏共用56VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.4.2 大尺寸大尺寸MOSFET的版图设计的版图设计.4.457VLSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 2.4.2 大尺寸大尺寸MOSFET的版图设计的版图设计.4.458V
33、LSIVLSI设计基础设计基础-2-2 东南大学电子科学与工程学院东南大学电子科学与工程学院 在本章描述了哪些问题在本章描述了哪些问题如何体会规律（如何体会规律（创造性思维基础创造性思维基础）：）：器件，数字应用，开关器件，数字应用，开关/电阻结构抽象。电阻结构抽象。逻辑，与逻辑，与-或关系体，晶体管对信号的传输到逻辑关系的确或关系体，晶体管对信号的传输到逻辑关系的确立，单输出逻辑的等效倒相器设计技术。立，单输出逻辑的等效倒相器设计技术。工艺，基本方法了解。工艺，基本方法了解。版图，从简单到复杂，器件复合对资源利用的贡献，分布版图，从简单到复杂，器件复合对资源利用的贡献，分布参数的优化。参数的优化。59