《西安电子科技大学网络与继续教育学院 2022 学年下学期 《数字逻辑电路》期末考试试题 （综合大作业）.docx》由会员分享，可在线阅读，更多相关《西安电子科技大学网络与继续教育学院 2022 学年下学期 《数字逻辑电路》期末考试试题 （综合大作业）.docx（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、学习中心/函授站姓名 学号西安电子科技大学网络与继续教育学院2022学年下学期数字逻辑电路期末考试试题(综合大作业)题号总分题分301030得分Daan+3225776615考试说明：1、大作业试题公布时间：(1)毕业班：2022年10月21日； (2)正常班：2022年11月18日；2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用西安电子科技大学网络与继续教育学院2022秋期末考试答题纸(个 人专属答题纸)手写完成，要求字迹工整、卷面干净、整齐；4、在线上传时间：(1)毕业班学生于2022年10月21日至2022年11月1日在线上传大作业答卷；(2)正常班学生于2022年11月
2、18日至2022年12月5日在线上传大作业答卷；5、拍照要求完整、清晰，一张图片对应一张个人专属答题纸(A4纸)，正确上传。一、单项选择题(每小题2分，共30分)1、与八进制数(24.4)8对应的二进制数是( )oA. (10101.1)2 B. (10110.1)2 C. (10100.1)2 D. (11011.01)22.将(0100001 1.00101000)5421bcd转换为八进制数为()。A. (43.25)8 B. (53.2)8 C. (35.25)8 D. (56.5)83、若输入变量A、B只有全为1时，输出F=0,则其输入与输出的关系是()。A -R - FB ENCA
3、 一B A.异或 B.同或 C.或非 D.与非4、逻辑电路如图1所示，其输出函数F为( )oC=1 F = ABC=1 F= 1C=1 F = ABB - C=0 F=qCC= F = A + BD. F = ABC+（A + B）C5、逻辑函数用、诺图化简时，八个逻辑相邻项合并可消去（ ）oA. 一个变量B.二个变量C.三个变量D.四个变量6、方=A8 +5。的最小项表达式是（）。A.b=Z（0,2,3,4）B.方=（1,5,6,7）C.方=（0,1,4,6）D.尸二（2,3,5,7）7、逻辑函数方=（入6 + 4万）+ （线所的最简与或式为（）。A. A +B B. A +B C. A +
4、B D. 18、逻辑函数F（A, B,C,D）=台机（0,1, 2, 4, 6, 7, 8, 9,10,12,14）的最简与非式为）oA. BxCxBDxBDxABCB. DxBxCxABCC. DxBCxABCC. DxBCxABCD. DxBCxABxC9、某函数的反函数是尸=A3 + AC+BO,其原函数为（ ）oA. F = (A + B)A + C(B + D) B. F = (A +B)A +C(B + D)C. F = （A + B） + A + C（B + D）D. F = （A +B）A +CB + D10、函数 /（入区。）=出；-0 + ”忑+2力。+710约束条件50
5、= 0的最简与或 式为（ ）o4 F = AC + ACB. F = ACD+ABC + ABC + ABCC. F =AC+ACD. F = BC + BC11、在下列逻辑电路中，属于组合逻辑电路的是（ ）oA.寄存器 B.编码器 C.触发器 D.计数器12、所谓同步计数器是指（ ）oA.各触发器的时钟端连在一起，统一由系统时钟控制B.可用前级的输出做后级触发器的时钟C.由同类型的触发器构成D.可用后级的输出做前级触发器的时钟13、为使JK触发器的状态由。到0,其激励端JK取值为（）。A. x0 B. OX C. xl D. lx14、四位移位寄存器现态为1101,左移进两个0后再右移进一个
6、lo其移位寄存器的状态是（ ）oA. 0110 B. 0111 C. 0100 D. 101015、74ZS161 当C=1;LQ = O;P = 1;T = 1。其功能是（）。A.计数 B.预置数 C.清零 D.保持二、填空题（每小题2分，共10分）16、开路门输出并联完成 逻辑功能。17、一个自然二进制码为1110,该格雷码是o18、 F=AA（）AaA i AoA 1=o19、时序电路的输出与当前输入有关，与电路过去状态 o20、150KHz输入信号，其分频的分频系数为3,输出频率为三、分析题（每小题10分，共30分）说明：中规模器件74LS90、74LS161和74LS194的功能见附
7、页21、由双4选1数据选择器组成电路如图3.1所示。AiAoDo Di D2 DbDo Di D2 D3写出输出函数B、F2表达式；列出真值表；B_说明其功能。C -A *-m? 图 3. 122.电路如图3.2所示。分别列出图所示电路的状态迁移关系;分别指出电路的功能。图3.2图3.223、由四选一数据选择器和移位寄存器74LS194组成电路如图3.3所示。列出74LS194的状态迁移关系;写出输出F的序列信号。,TL四、设计题（每小题10分，共30分）24、用74LS138译码器和少量的门电路设计一个转换电路，将输入的三位格雷码G2G1G0 转换为三位二进制B2BlB0o列出真值表;画出逻
8、辑图。25、试用74LS161设计一个起始态为0100的9进制计数器。列出状态迁移表;画出逻辑电路图。26、利用JK触发器设计同步三进制加法计数器。做出状态迁移表；确定每级触发器的激励函数；画出逻辑图。74LS161功能表输入输出CPCrLI) pTABCDQa Qb Qc QdXXX)X X X XX0 0 0 0率XxOABCDA B C D411 X X1XX 1计数（模16）X11XI X xoxX保持X41 X X()X X保持(Oc=O)输入输出Roi R02S91 S92CPl CP2Qd Qc Qb Qa1 11 1000 X01111X XX XX XX X0 0 0 00 0 0 010 0 110 0 1RoiRo2=O S91s92=0CP 00 CPCP QaQd CP二进制计数五进制计数8421码十进制计数5421码十进制计数74LS90功能表74LS194功能表输入(：r CP Si So SlSrx Ox lx lx1 ix lxx x)Ox xO x)Ox xlx xix xo41 1)O x *x SlxSr输出Do Di D2 D3 Qo Qi Q2 Q3 0 0 0 0 保持Sr Qo Qi Q2Qi Q2 Q3 Sldo di d2 d3 do di d2 ch保持