《第二章 微型计算机的接口-2008.ppt》由会员分享，可在线阅读，更多相关《第二章 微型计算机的接口-2008.ppt（38页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第二章第二章 微型计算机的内部接口微型计算机的内部接口2008/06 计算机系统研究所第二章第二章 微型计算机的内部接口微型计算机的内部接口2.1 微处理器的发展概况微处理器的发展概况2.2 80386、80486微处理器微处理器2.3 80386/80486与存储器的接口与存储器的接口习习 题题2008/06 计算机系统研究所8080：8位位DB，16位位AB，2MHz。8086/8：1978年，年，16位位/8位位DB，20位位AB，4.77MHz，由由EU和和BIU组成，组成，40pin DIP。80286：1982年，年，16位位DB，24位位AB，820MHz，由由EU、AU、BU和
2、和IU组成（流水线）。实地址模式和保护（的虚地址）模式。组成（流水线）。实地址模式和保护（的虚地址）模式。80386：1985年，年，32位位DB，32位位AB，1650MHz，由由IPU、IDU、EU、SU、PU、和、和BIU组成（双流水线）。实地址模式，保护模式组成（双流水线）。实地址模式，保护模式和虚拟和虚拟8086模式（同时模拟多个模式（同时模拟多个8086CPU）。）。80486：1989年，年，32位位DB，32位位AB，40100MHz，由由8个基本部个基本部件组成。实地址模式，保护模式和虚拟件组成。实地址模式，保护模式和虚拟80286模式。模式。8KB Cache，数字协处理器
3、，突发的总线方式，数字协处理器，突发的总线方式，RISC技术。技术。2.1 微处理器的发展概况Pentium（586）：1993年，年，32/64位位DB，32位位AB，60200MHz。超标量双流水线结构，双。超标量双流水线结构，双8KB Cache，分，分支预测，高性能浮点处理部件和多媒体处理部件，页面支预测，高性能浮点处理部件和多媒体处理部件，页面大小任选，指令固化，电源管理等。大小任选，指令固化，电源管理等。Pentium Pro，P II，P III，P 4，36位位AB，3条大条大规模流水线，（规模流水线，（MMX）3D NOW！，！，L1、L2 Cache，*上网查一下，目前的上
4、网查一下，目前的CPU的相关信息。的相关信息。2008/06 计算机系统研究所第二章第二章 微型计算机的内部接口微型计算机的内部接口2.2 80386、80486微处理器微处理器2.1 微处理器的发展概况微处理器的发展概况2.3 80386/80486与存储器的接口与存储器的接口习习 题题2008/06 计算机系统研究所2.2.1 80386的内部结构的内部结构IPU16B指令预取队列IDU指令译码队列（3条）EUALU和寄存器SU逻辑地址线性地址PU线性地址物理地址BIU总线请求判优数据地址判优控制信号驱动MEMI/OMMU指令内部代码线性地址物理地址双流水线SUPU MM支持多任务2.2
5、80386、80486微处理器2008/06 计算机系统研究所80386-体系结构（1）采用流水线和指令重叠执行技术采用流水线和指令重叠执行技术；存储体管存储体管理分段分页保护技术；理分段分页保护技术；片内存储管理技术片内存储管理技术；虚拟存储器技术虚拟存储器技术；-支持微机环境下的支持微机环境下的多多用户多任务用户多任务操作系统操作系统。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.180386的内部结构的内部结构80386-体系结构（1）流水线流水线（pipeline）技术技术：将每条指令分将每条指令分解成多步，并且不同指令的各步重叠操解成多步，并且不同指令
6、的各步重叠操作，以实现几条指令的并行操作，加速作，以实现几条指令的并行操作，加速程序的执行速度。程序的执行速度。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.180386的内部结构的内部结构80386-体系结构（1）虚拟存储器技术虚拟存储器技术：在内存储器和外存储器之间增加一在内存储器和外存储器之间增加一定的软件和硬件支持，形成一个有机的整体。将程定的软件和硬件支持，形成一个有机的整体。将程序预先放在外存，由系统软件统一调度和管理，按序预先放在外存，由系统软件统一调度和管理，按照某种置换算法将程序依次调入内存中执行。从使照某种置换算法将程序依次调入内存中执行。从
7、使用者的角度看，是一个速度接近内存而容量且与外用者的角度看，是一个速度接近内存而容量且与外存相当的虚拟存储器。存相当的虚拟存储器。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.180386的内部结构的内部结构80386的三种工作方式（2）实地址方式实地址方式；保护方式保护方式；虚拟虚拟8086方式方式.2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.180386的内部结构的内部结构80386的三种工作方式（2）实地址方式实地址方式：在上电或复位时便进入实地址方式。其在上电或复位时便进入实地址方式。其寻址机构、存储器管理、中断处理和寻
8、址机构、存储器管理、中断处理和8086一样。字一样。字长长16位，也允许访问位，也允许访问32位寄存器，但在指令中加上位寄存器，但在指令中加上前缀表示越权存取；寻址空间为前缀表示越权存取；寻址空间为1MB，每段每段64KB，不分页，不用虚拟地址概念。程序在最高级上不分页，不用虚拟地址概念。程序在最高级上（0）运行）运行。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.180386的内部结构的内部结构80386的三种工作方式（2）保护方式保护方式：在实地址方式下初始化后即转到保护方式在实地址方式下初始化后即转到保护方式（存储器的保护）。存储器采用虚拟地址方式，寻（存
9、储器的保护）。存储器采用虚拟地址方式，寻址机构通过一种描述符表的数据结构来实现对内存址机构通过一种描述符表的数据结构来实现对内存单元的访问；程序中使用的为逻辑地址空间，利用单元的访问；程序中使用的为逻辑地址空间，利用MMU将外存（如磁盘）的有效地址映射到内存，使将外存（如磁盘）的有效地址映射到内存，使逻辑地址空间大大超过实际物理地址空间；具有逻辑地址空间大大超过实际物理地址空间；具有4级级保护功能，可实现程序之间、用户程序与操作系统保护功能，可实现程序之间、用户程序与操作系统之间的隔离和保护之间的隔离和保护。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.1803
10、86的内部结构的内部结构80386的三种工作方式（2）虚拟虚拟8086方式方式：在保护方式下通过软件可切换到虚在保护方式下通过软件可切换到虚拟拟8086方式。可执行方式。可执行8086程序；段寄存器左移程序；段寄存器左移4位加偏移量为线性地址；寻址空间为位加偏移量为线性地址；寻址空间为1MB，可可分页分页；在多任务系统中，可将其中一个或多个任务使用虚在多任务系统中，可将其中一个或多个任务使用虚拟拟8086方式，；程序在最低特权级上（方式，；程序在最低特权级上（3）运行，）运行，某些特权指令不能使用某些特权指令不能使用。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2
11、.180386的内部结构的内部结构80386的流水线（3）指令流水线指令流水线：由由BIU、IPU、IDU和和EU构成，各部构成，各部件独立并行工作。件独立并行工作。BIU控制控制32位位DB和和32位位AB的的信息传输，实现指令和数据的存取；信息传输，实现指令和数据的存取；IPU在总线空在总线空闲时从闲时从MEM中读取指令放入中读取指令放入16B指令预取队列；指令预取队列；IDU从中取出指令并将其译为内部代码，放入从中取出指令并将其译为内部代码，放入3条条指令长度的先进先出译码指令队列；指令长度的先进先出译码指令队列；EU在当前指在当前指令接近完成时，就启动下一条指令的微程序令接近完成时，就
12、启动下一条指令的微程序。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.180386的内部结构的内部结构80386的流水线（3）地址流水线地址流水线：由由SU、PU和和BIU组成。逻辑地址组成。逻辑地址就是程序中使用的地址，由就是程序中使用的地址，由16位选择子和位选择子和32位偏移量（即由基址、变址、偏移量等得出的位偏移量（即由基址、变址、偏移量等得出的有效地址）得出；有效地址）得出；SU通过查段描述符表得到通过查段描述符表得到基地址，加偏移量得到基地址，加偏移量得到32位的线性地址；位的线性地址；PU再将线性地址转换成物理地址，如果不分页，再将线性地址转换成物
13、理地址，如果不分页，则线性地址就是物理地址则线性地址就是物理地址。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.180386的内部结构的内部结构8038680386的描述符表（的描述符表（4 4）TSS段选择子段选择子或任务门或任务门CS、DS、SS.全局描述符表全局描述符表(GDT)代码段代码段/数据段数据段/堆栈段堆栈段.32位基地址和位基地址和16位界限值位界限值段描述符段描述符任务描述符任务描述符LTD描述符描述符任务状态段任务状态段(任务任务:代码代码,数数 据据,堆栈堆栈)局部描述符表局部描述符表(LDT).GDTRLDTR中断门中断门段描述符段描述
14、符中断句柄中断句柄(代码代码,堆栈堆栈)2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.1 80386的内部结构的内部结构8038680386的描述符表（的描述符表（4 4）调用门段选择子调用门段选择子局部描述符表局部描述符表(LDT)异常句柄异常句柄(代码代码,堆栈堆栈)32位基地址和位基地址和16位界限值位界限值段描述符段描述符调用门调用门LDT陷阱门段选择子陷阱门段选择子 保护过程保护过程(代码代码,堆栈堆栈)2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.1 80386的内部结构的内部结构80386两级存储管理（5）分段管理分
15、段管理：三种描述符表，三种描述符表，GDT、LDT和和IDT，前两前两个给出段基址，后一个给出中断服务子程序入口。个给出段基址，后一个给出中断服务子程序入口。这些表都放在存储器中，每个描述符这些表都放在存储器中，每个描述符8B，选择子的选择子的前前13位是此段对应的描述符在表中的索引地址。系位是此段对应的描述符在表中的索引地址。系统中设置一个公用的统中设置一个公用的GDT，再为每一个任务建一个再为每一个任务建一个LDT，和所有任务有关的公用段（通常为操作系统和所有任务有关的公用段（通常为操作系统使用的）的描述符放在使用的）的描述符放在GDT中。中。LDT也看成一个特也看成一个特殊的段殊的段。2
16、.2 80386、80486微处理器2008/06 计算机系统研究所2.2.1 80386的内部结构的内部结构80386两级存储管理（5）分页管理分页管理：每页每页4KB。在多任务系统中，只须把在多任务系统中，只须把每个活动任务的少量页面放在存储器中。每个活动任务的少量页面放在存储器中。PU用用页组目录项表和页表实现地址转换。前者中每页组目录项表和页表实现地址转换。前者中每一项对应一个页表，页表中每一项对应物理存一项对应一个页表，页表中每一项对应物理存储器中的一页储器中的一页。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.1 80386的内部结构的内部结构SUS
17、U地址的转换（地址的转换（6 6）48位逻辑地址位逻辑地址16位段选择子位段选择子32位偏移量位偏移量13位索引位索引T1 RPL32位段基址位段基址32位段基址位段基址GDTLDTT1=0T1=1+线性地址线性地址2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.1 80386的内部结构的内部结构PUPU地址的转换（地址的转换（7 7）0000000100100011010101100111010032位线性地址位线性地址x4CR300000000+10位位页组目录表页组目录表010H00005Hx410位位+8D4H000058D4H0003CH674H+000
18、3C674H0003C000H页表页表MEM1页页物理地址物理地址2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.1 80386的内部结构的内部结构2.2.2 80386内部寄存器通用寄存器通用寄存器：原寄存器前加一个原寄存器前加一个E，即，即EAX，这样，这样AH、AL、AX、EAX都可以用，从而实现向下兼容。都可以用，从而实现向下兼容。段寄存器段寄存器：CS、SS、DS、ES、FS、GS，段基地址不，段基地址不再是其左移再是其左移4位得到的，而是通过段寄存器查段描述位得到的，而是通过段寄存器查段描述符表而得到。符表而得到。标志寄存器标志寄存器：VM RF NT
19、 IOPL OF DF IF TF SF ZF AF PF CF，其中，其中IOPL为为I/O特权标志位，表示特权标志位，表示CPU当前正在执行任务的特权级，一般当前正在执行任务的特权级，一般DOS内核为内核为0级，级，DOS为为1级，其它系统软件（如级，其它系统软件（如DBMS）为）为2级，用级，用户程序为户程序为3级；级；NT为嵌套任务标志，表示为嵌套任务标志，表示CPU当前当前执行的任务是否嵌套于另一任务之中；执行的任务是否嵌套于另一任务之中；RF为恢复标为恢复标志位，调试时使用；志位，调试时使用；VM为虚拟为虚拟8086方式位。方式位。2.2 80386、80486微处理器2008/0
20、6 计算机系统研究所2.2.2 80386内部寄存器指令指针指令指针：EIP（32位），将要执行的指令地址的偏位），将要执行的指令地址的偏移量。移量。控制寄存器控制寄存器：CR0CR3，保存所有任务的状态。，保存所有任务的状态。CR0：标志寄存器。：标志寄存器。CR1：保存页故障线性地址。：保存页故障线性地址。CR3：提供当前任务的页目录表基址。：提供当前任务的页目录表基址。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.2 80386内部寄存器系统地址寄存器系统地址寄存器：TR、LDTR、GDTR、IDTR。TR（任务寄存器）：提供任务状态段（任务寄存器）：提供
21、任务状态段TSS在内存中在内存中的位置。任务通常就是进程或应用程序。的位置。任务通常就是进程或应用程序。LDTR（局部描述符表寄存器）：保存（局部描述符表寄存器）：保存LDT的基地的基地址和属性等。址和属性等。GDTR（全局描述符表寄存器）：保存（全局描述符表寄存器）：保存GDT的基地的基地址和属性等。址和属性等。IDTR（中断描述符表寄存器）：保存（中断描述符表寄存器）：保存IDT的基地的基地址和属性等。址和属性等。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.3 80386的引脚Vcc，Vss：电源线和地线。电源线和地线。D0D31：数据线。数据线。A2A3
22、1，BE0BE3：地址线。地址线。HOLD，HLDA：总线请求保持信号，其它主设备总线请求保持信号，其它主设备（如（如8037）用于向）用于向80386请求总线使用权；总请求总线使用权；总线保持响应信号，线保持响应信号，80386用于放弃对总线的控制用于放弃对总线的控制权，进入保持响应状态（如权，进入保持响应状态（如DMA周期）周期）。INTR，NMI：中断请求信号（后者为可屏中断请求信号（后者为可屏 蔽），蔽），表示有外部设备向表示有外部设备向CPU提出中断请求提出中断请求。MOV AL/AH，0/1/2/3H MOV AX，0/2H MOV EAX，0/4H2.2 80386、80486微
23、处理器2008/06 计算机系统研究所2.2.3 80386的引脚M/IO：存储器存储器/IO操作。操作。W/R：读：读/写信号。二写信号。二者结合可产生者结合可产生MEMR、MEMW、IOR和和IOW。D/C：数据数据/控制信号。如输入中断向量，则为控控制信号。如输入中断向量，则为控制信号。制信号。LOCK：总线锁定信号。禁止其它主控设备的总线总线锁定信号。禁止其它主控设备的总线请求权请求权。ADS：地址状态信号。表示总线周期信号有效，地址状态信号。表示总线周期信号有效，地址及控制信号（地址及控制信号（W/R、M/IO、D/C等）正等）正在发出。在发出。READY，BUSY，PEREQ，BS
24、16，RESET，CLK：略。略。2.2 80386、80486微处理器2008/06 计算机系统研究所2.2.4 80486-增加的部分浮点处理单元浮点处理单元：相当于将相当于将80386和和80387集成集成在一个芯片内。在一个芯片内。高速缓存高速缓存：8KB Cache，片内高速缓存。片内高速缓存。RISC技术技术：降低了每条指令执行时间。降低了每条指令执行时间。突发式总线的总线技术突发式总线的总线技术：即给出一个地址后，即给出一个地址后，与其相关的一组数据（与其相关的一组数据（256B）都可以都可以 进行输入输出操作。进行输入输出操作。2.2 80386、80486微处理器2008/0
25、6 计算机系统研究所第二章第二章 微型计算机的内部接口微型计算机的内部接口2.3 80386/80486与存储器的接口与存储器的接口2.2 80386、80486微处理器微处理器2.1 微处理器的发展概况微处理器的发展概况习习 题题2008/06 计算机系统研究所地址译码器地址译码器：对地址总线上的地址信号进行译码，产对地址总线上的地址信号进行译码，产生存储器芯片的片选信号。如生存储器芯片的片选信号。如TTL芯片，芯片，GAL或或PAL 芯片。芯片。地址锁存器地址锁存器：锁存地址信号。当地址信号与其它信号锁存地址信号。当地址信号与其它信号分时复用时，或地址信号在整个总线周期内需要保分时复用时，
26、或地址信号在整个总线周期内需要保持时，无论是送到译码器还是送到存储器芯片上的持时，无论是送到译码器还是送到存储器芯片上的地址信号，均需要锁存。地址信号，均需要锁存。数据收发器数据收发器：主要是提高数据总线的驱动能力，另外主要是提高数据总线的驱动能力，另外三态门也有控制数据流向的作用。这两种一般都由三态门也有控制数据流向的作用。这两种一般都由 TTL电路构成。电路构成。2.3 CPU与存储器的接口 DRAM刷新刷新：为节约成本内存一般是由为节约成本内存一般是由DRAM 组成，它需要每隔一定时间进行刷新，否则信组成，它需要每隔一定时间进行刷新，否则信息会丢失。息会丢失。2008/06 计算机系统研
27、究所 DRAM x 4 DRAM x 474F245x 480386D31D0CAS CAS CAS CAS74F37374F258A11A3A20A12定时器计数器A8A0RFRQ82384CLKPALRAS1RAS0PAL256KB256KBBE3BE0BE3BE0W/RM/IOADSWEWERASRASA8A0DIN/DOUTDIN/DOUTA8A0锁存器A22.3 CPU与存储器的接口2008/06 计算机系统研究所存储器模块（内存条）单列直插存储器模块（单列直插存储器模块（SIMM）：如如30线内存条（线内存条（8/9位）位）。双列直插存储器模块（双列直插存储器模块（DIMM）：如如
28、72线内存条（线内存条（32/36位）位）、168线、线、184线内存条（线内存条（64位）。位）。M1M2M3RAS CAS WE OERAS CAS WE OERAS CAS WE OEDQ1DQ4 A0A8/A9DQ1DQ4 A0A8/A9 A0A8/A9CAS8D8VssWECASRASDQ0DQ3 DQ4DQ7 Q82.3 CPU与存储器的接口2008/06 计算机系统研究所30线内存条与线内存条与8088的接口（的接口（286必须插必须插2条）条）DRAM x 4 DRAM x 474F245x 480386D31D0CAS CAS CAS CAS74F37374F258A11A3
29、A20A12256KB256KBBE3BE 0BE3BE0W/RM/IOWEWERASRAS A8A0DIN/DOUTDIN/DOUTA8A0例例 80386与与72线内线内存条的接口存条的接口A21A31A21A31MEMW锁存器行地址列地址A2A22.3 CPU与存储器的接口2008/06 计算机系统研究所CACHECache的作用的作用：用小容量的用小容量的SRAM作为高速缓冲存作为高速缓冲存储器，用储器，用DRAM作为内存，通过前者获得高速度，作为内存，通过前者获得高速度，通过后者获得低成本和较小的体积，从而提高系通过后者获得低成本和较小的体积，从而提高系统的性能价格比。统的性能价格比
30、。Cache的原理的原理：将将Cache主体和主存分成大小相同主体和主存分成大小相同的块，每一块由若干个字节组成。每当的块，每一块由若干个字节组成。每当CPU给出给出一个内存地址时，一个内存地址时，Cache系统的地址变换部件对系统的地址变换部件对该地址进行判断，其是否在该地址进行判断，其是否在Cache中，是则将数中，是则将数据读出或写入，否则将从主存中读取或写入，同据读出或写入，否则将从主存中读取或写入，同时将数据写入时将数据写入Cache中。如果此时中。如果此时Cache已满，已满，则根据替换算法用主存中的块数据替换则根据替换算法用主存中的块数据替换Cache中中的块数据，并修改有关地址
31、映象关系和的块数据，并修改有关地址映象关系和Cache使使用标志。用标志。2.3 CPU与存储器的接口2008/06 计算机系统研究所FPR RAM（Fast Page Mode RAM）：如果一个数据与前一个数据的行地址如果一个数据与前一个数据的行地址相同，则内存控制器只要给一个列地址即可（相同，则内存控制器只要给一个列地址即可（PM模式）。其读取过程为：模式）。其读取过程为：先给一个行地址及先给一个行地址及RAS，然后周期性的发列地址和然后周期性的发列地址和CAS信号。信号。EDO RAM（Extended Data Output）：在在CAS为高电平时并不阻止数据输为高电平时并不阻止数据
32、输出。当连续存取数据时，因交错关系，可使内存控制器省去用于发列地址信出。当连续存取数据时，因交错关系，可使内存控制器省去用于发列地址信息的息的10ns等待时间。等待时间。BEDO RAM（Burst EDO RAM）：在提供了内存地址后，在提供了内存地址后，CPU假定其后的三假定其后的三个地址（连续的），并自动把它们欲取出来，即个地址（连续的），并自动把它们欲取出来，即CPU能够以能够以5-1-1-1突发模突发模式读数据。式读数据。SDRAM（Synchronous DRAM）：所有的输入输出信号保持与系统时钟同步。所有的输入输出信号保持与系统时钟同步。他采取的是管道处理技术，即指定一个特定地
33、址，就可读出多个数据。第一他采取的是管道处理技术，即指定一个特定地址，就可读出多个数据。第一步指定地址，第二步把数据从存储地址传道输出电路，第三步输出数据，他步指定地址，第二步把数据从存储地址传道输出电路，第三步输出数据，他们各自独立进行且们各自独立进行且 与与CPU同步，流水线方式。同步，流水线方式。内存新技术（一）-DRAMRDRAM（Random公司）公司）：它把行缓冲器作为高速暂存，在它把行缓冲器作为高速暂存，在访问存储器时，若行缓冲器中已有目标数据，则可直接利用访问存储器时，若行缓冲器中已有目标数据，则可直接利用（连续读取）。（连续读取）。DDR SDRAM:管道式多管道式多Bank
34、构架的高带宽内存构架的高带宽内存:允许在时钟的允许在时钟的上、下沿读出数据。上、下沿读出数据。2008/06 计算机系统研究所Async SRAM：比比DRAM快些，但不能与快些，但不能与CPU 保证同步。保证同步。Sync Burst SRAM：在总线速度为在总线速度为66MHz时，时，SB SRAM可无可无延迟地以延迟地以2-1-1-1突发模式传输数据，否则只能以突发模式传输数据，否则只能以3-2-2-2突突发模式传输数据。它可达发模式传输数据。它可达8.512ns“地址数据地址数据”时间。时间。Pipeline Burst SRAM：通过通过使用输入输出寄存器可形成象使用输入输出寄存器可
35、形成象“管道管道”那样的数据流水线传输模式那样的数据流水线传输模式,即用现行的地址提供数据即用现行的地址提供数据的同时能提前存取下一地址。它可以匹配的同时能提前存取下一地址。它可以匹配133MHz的总线的总线,可可达达4.58ns的地址数据时间。的地址数据时间。Flash Memory:电可擦非易失性半导体存储器电可擦非易失性半导体存储器,类似类似EEPROM,兼有兼有ROM和和RAM的性能的性能,多用于多用于BIOS、Modem和一些网络设备。和一些网络设备。内存新技术（二）-SRAM2008/06 计算机系统研究所常规内存常规内存：低端的低端的640KB，RAM，供，供DOS及应用程序使用
36、。及应用程序使用。保留内存保留内存：高端的高端的384KB，其中低其中低128KB是显示缓冲区（是显示缓冲区（RAM），高），高64KB是系统的是系统的BIOS（ROM），），其余其余192KB保留。保留。扩充内存（扩充内存（EMS）：软硬件结合，需要一个安装在软硬件结合，需要一个安装在I/O槽口（槽口（ISA）的内存扩的内存扩充卡和一个称为充卡和一个称为EMS的扩充内存管理程序（如的扩充内存管理程序（如EMM386.Exe等）。等）。扩展内存（扩展内存（XMS）：1MB以上的地址空间称为扩展内存。以上的地址空间称为扩展内存。DOS系统在实地址系统在实地址方式下只能管理方式下只能管理1MB以内
37、的地址空间，因此建立了扩展内存规范以内的地址空间，因此建立了扩展内存规范XMS。在。在Config.Sys文件中常看到的文件中常看到的Himem.Sys就是管理内存的驱动程序。就是管理内存的驱动程序。高端内存区（高端内存区（HMA）：1MB以上地址空间的第一个以上地址空间的第一个64KB。其使用需要其使用需要Himem.Sys的支持。的支持。内存新技术（三）-基本概念上位内存（上位内存（UMB）：由挤占保留内存中剩余未用的空间而产生的由挤占保留内存中剩余未用的空间而产生的（地址空间），其物理存储器仍取自物理扩展存储器，管理驱动（地址空间），其物理存储器仍取自物理扩展存储器，管理驱动程序是程序是
38、EMS驱动程序。驱动程序。影子内存（影子内存（Shadow）：RAM，其地址空间与对应的，其地址空间与对应的ROM是相是相同的，但速度远大于同的，但速度远大于ROM，在机器启动时将，在机器启动时将BIOS的内容装入的内容装入Shadow RAM中，这样就可以中，这样就可以 从从RAM中访问中访问BIOS。2008/06 计算机系统研究所第二章第二章 微型计算机的内部接口微型计算机的内部接口习习 题题2.2 80386、80486微处理器微处理器2.1 微处理器的发展概况微处理器的发展概况2.3 80386/80486与存储器的接口与存储器的接口2008/06 计算机系统研究所习习 题题2008
39、/06 计算机系统研究所解释下列名词：解释下列名词：GDTR LDTR IDTR DRAM SRAM ROM MMX Cache 8086到到Pentium IV各各CPU的特点？的特点？(8086h和和80386的内部结构）的内部结构）80386中各类寄存器的功能？中各类寄存器的功能？80386和和80486是多少位的？其异同点是什是多少位的？其异同点是什么？么？什么是逻辑地址？线性地址？物理地址？在实什么是逻辑地址？线性地址？物理地址？在实地址方式下地址方式下4030H:2010H的物理地址如何计的物理地址如何计算？算？什么是什么是80386的实地址方式、保护虚地址方的实地址方式、保护虚地址方式和虚拟式和虚拟8086方式。方式。习习 题题2008/06 计算机系统研究所什么是内存条？现有的内存条有几种？什么是内存条？现有的内存条有几种？80486微机中，使用微机中，使用30线内存条，至少应插入几线内存条，至少应插入几条？使用条？使用72线内存条，至少应插入几条？线内存条，至少应插入几条？设计一个设计一个72线内存条与线内存条与80486的接口，地址自定。的接口，地址自定。为什么在为什么在386以后的微机中才使用以后的微机中才使用Cache？为什么为什么486以后的以后的CPU内部已经集成了内部已经集成了Cache，仍，仍需要外加需要外加Cache？