《微机原理与嵌入式系统》chapter5存储器原理与扩展.ppt》由会员分享，可在线阅读，更多相关《微机原理与嵌入式系统》chapter5存储器原理与扩展.ppt（75页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、page第第5章章存储器原理与扩展12/7/20221西安邮电学院 计算机学院page第五章 存储器原理与扩展5.1概述5.2随机存储器5.3只读存储器5.4Flash存储器5.5存储器与CPU连接5.6存储器扩展12/7/20222西安邮电学院 计算机学院page5.1 概述 存存储储器器是是计计算算机机系系统统的的主主要要组组成成部部件件，用用来来存存放放程程序序和和数数据据信信息息，是是计计算算机机记记忆忆设设备备。存存储储器器主主要要采采用用磁磁性性材材料料、半半导导体体器器件件和和光光学学存存储储材材料料等等介介质质来来实实现现。根根据据存存储储器器的的存存储储材材料料、性性能能和和
2、用用途途不不同同，存存储储器器可可有有多多种种不同的分类方法。不同的分类方法。12/7/20223西安邮电学院 计算机学院page（1 1）根据存储介质可分为：根据存储介质可分为：半导体存储器：半导体存储器：用半导体器件组成的存储器。用半导体器件组成的存储器。磁介质存储器：磁介质存储器：用磁性材料做成的存储器。用磁性材料做成的存储器。光介质存储器：光介质存储器：用光存储材料做成的存储器。用光存储材料做成的存储器。（2 2）根据存取方式可分为根据存取方式可分为：随机存储器：随机存储器：保存在存储介质上的信息，可以保存在存储介质上的信息，可以 随机存取，与物理位置无关。随机存取，与物理位置无关。顺
3、序存储器：顺序存储器：只能按某种顺序来存取，存取时只能按某种顺序来存取，存取时 间与信息的物理位置有关。间与信息的物理位置有关。12/7/20224西安邮电学院 计算机学院page（3）根据存储器的读写功能可分为：根据存储器的读写功能可分为：只读存储器（只读存储器（ROM）：存放的内容已固定，只：存放的内容已固定，只能读出不能写入的半导体存储器。能读出不能写入的半导体存储器。随机读写存储器（随机读写存储器（RAM）：既可读出又可写入：既可读出又可写入的半导体存储器。的半导体存储器。（4）根据信息的可保存性可分为：根据信息的可保存性可分为：易失性存储器：易失性存储器：断电后保存的信息即可消失的存
4、断电后保存的信息即可消失的存储器。储器。非易失性存储器：非易失性存储器：断电后保存的信息不丢失的存断电后保存的信息不丢失的存储器。储器。12/7/20225西安邮电学院 计算机学院page（5）根据处理器所访问的方式可分为：根据处理器所访问的方式可分为：内存储器：内存储器：存放存放CPU要执行的程序和数据，要执行的程序和数据，CPU可对其直接访问。可对其直接访问。高速缓冲存储器：高速缓冲存储器：提高提高CPU访问内存的速度，访问内存的速度，CPU可对其直接访问。可对其直接访问。外存储器：外存储器：保存计算机系统的信息和数据，保存计算机系统的信息和数据，CPU不能直接访问。不能直接访问。图图5.
5、1计算机系统的三级存储结构图计算机系统的三级存储结构图12/7/20226西安邮电学院 计算机学院page5.1.1 半导体存储器的分类半导体存储器的分类半导体存储器主要采用半导体存储器主要采用MOS型工艺制造，型工艺制造，MOS型存储器具有集成度高、功耗低、价格便宜等特点，型存储器具有集成度高、功耗低、价格便宜等特点，适合用作计算机内存等。半导体存储器根据保存信适合用作计算机内存等。半导体存储器根据保存信息的原理不同可分为：息的原理不同可分为：随机读写存储器随机读写存储器RAM只读存储器只读存储器ROM闪速存储器闪速存储器FlashMemory12/7/20227西安邮电学院 计算机学院pa
6、ge图图5.2半导体存储器的分类半导体存储器的分类12/7/20228西安邮电学院 计算机学院page5.1.2 半导体存储器的名词含义半导体存储器的名词含义 半导体存储器中最小的存储单位是半导体存储器中最小的存储单位是存储元存储元，它，它可存储一个二进制信息代码。由若干个存储元组成可存储一个二进制信息代码。由若干个存储元组成一个存储单元存储单元，由许多存储单元组成一个，由许多存储单元组成一个存储器存储器。存储。存储单元是存储器的最小访问单位，即对存储器的读写访单元是存储器的最小访问单位，即对存储器的读写访问是针对其中的任一个存储单元进行。问是针对其中的任一个存储单元进行。存储器中的一个存储单
7、元上含有的存储元个数存储器中的一个存储单元上含有的存储元个数称为称为存储器字长存储器字长，若一个存储单元上有，若一个存储单元上有8 8个存储元，个存储元，则称为则称为1 1个字节。一个存储器包含许多个存储单元，个字节。一个存储器包含许多个存储单元，每个存储单元都有一个编号，即每个存储单元都有一个编号，即存储单元的地址存储单元的地址，一，一般用十六进制表示。有关存储器的名词含义如图般用十六进制表示。有关存储器的名词含义如图5.35.3所示。所示。12/7/20229西安邮电学院 计算机学院page图图5.3 5.3 存储器的名词含义示意图存储器的名词含义示意图12/7/202210西安邮电学院
8、计算机学院page5.1.3 半导体存储器的主要性能指标 l存储容量存储容量存储器所能记忆二进制信息的多少，或存储器所包含存储元的总数称存储器所能记忆二进制信息的多少，或存储器所包含存储元的总数称为存储容量。为存储容量。l存取速度存取速度存储器的存取速度是用存取时间来衡量的，存取时间是指从启动一次存储器的存取速度是用存取时间来衡量的，存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存储器操作到完成该操作所经历的时间。l存储器功耗存储器功耗存储器功耗是指它在正常工作时所消耗的电功率。存储器功耗是指它在正常工作时所消耗的电功率。l可靠性和工作寿命可靠性和工作寿命可靠性一般指存储器对外界电
9、磁场及温度等变化的抗干扰能力。存储可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。存储器的可靠性用平均无故障间隔时间器的可靠性用平均无故障间隔时间MTBF来衡量。来衡量。l集成度集成度指在一块芯片上能够集成的晶体管数目。指在一块芯片上能够集成的晶体管数目。l性能性能/价格比价格比12/7/202211西安邮电学院 计算机学院page5.2 随机读写存储器随着大规模集成电路技术的发展，半导体存储随着大规模集成电路技术的发展，半导体存储器集成度不断提高，存取速度加快，成本下降，体器集成度不断提高，存取速度加快，成本下降，体积缩小，容量增大。目前，计算机中的主存都是采积缩小，容量增大。目前，
10、计算机中的主存都是采用半导体存储器用半导体存储器RAM。根据存储信息的原理不同，。根据存储信息的原理不同，半导体存储器半导体存储器RAM可分为：可分为：l静态存储器静态存储器SRAMl动态存储器动态存储器DRAM12/7/202212西安邮电学院 计算机学院page5.2.1 静态存储器静态存储器 1.SRAM基本存储元基本存储元 基本存储元是组成存储器的基础和核心，它基本存储元是组成存储器的基础和核心，它用来存储一位二进制信息用来存储一位二进制信息“0”或或“1”。图。图5.4所所示是用六个示是用六个MOS管构成的管构成的SRAM基本存储元的电基本存储元的电路结构示意图。该存储元是由两个路结
11、构示意图。该存储元是由两个MOS反相器交反相器交叉耦合而成的触发器，一个存储元存储一位二进叉耦合而成的触发器，一个存储元存储一位二进制代码。这种电路结构状态稳定，并且制代码。这种电路结构状态稳定，并且A，B两点两点的电位总是互为相反的，因此它能表示一位二进的电位总是互为相反的，因此它能表示一位二进制的制的“0”或或“1”。下面我们详细分析说明该存。下面我们详细分析说明该存储元的工作原理和读写操作过程。储元的工作原理和读写操作过程。12/7/202213西安邮电学院 计算机学院page图5.4六个MOS管的基本存储元电路结构示意图12/7/202214西安邮电学院 计算机学院page（1）图中虚
12、线内表示静态图中虚线内表示静态SRAM的一个存储元电路由的一个存储元电路由6个个MOS管构成。管构成。T1和和T2为工作管，为工作管，T3和和T4为负载管，为负载管，T5和和T6为开关管。为开关管。（2）X地址译码线和地址译码线和Y地址译码线两个信号线同时有效时，该存储元被选中进地址译码线两个信号线同时有效时，该存储元被选中进行读行读/写。写。T7和和T8为开关管，控制数据位的导通（读为开关管，控制数据位的导通（读/写）。写）。（3）在上电瞬间，在上电瞬间，T3和和T4管导通，使得管导通，使得A和和B两点电压上升。由于两点电压上升。由于A和和B两点两点电压上升快慢不同，当电压上升快慢不同，当A
13、点电压上升较快时，点电压上升较快时，T2管较早导通，使得管较早导通，使得B点处于低点处于低电平，导致电平，导致T1管截止，管截止，A点处于高电平，使得点处于高电平，使得T2管更加导通，从而形成一个管更加导通，从而形成一个A点高电平、点高电平、B点低电平的稳定工作状态；反之依然。点低电平的稳定工作状态；反之依然。（4）这种电路有两个稳定状态，并且，这种电路有两个稳定状态，并且，A和和B两点电平总是互为相反的。所两点电平总是互为相反的。所以，可用以，可用A点电平的高或低来表示点电平的高或低来表示“1”或或“0”信息，即存放一个稳定的二进信息，即存放一个稳定的二进制信息值。制信息值。（5）当进行读当
14、进行读/写操作时，写操作时，X地址译码线和地址译码线和Y地址译码线两个信号线同时有效，地址译码线两个信号线同时有效，导致导致T5、T6、T7、T8开关管全部导通，开关管全部导通，A和和B两点通过分别连接的位线两点通过分别连接的位线D和和/D，从而使两点的存放信息被分别读出到，从而使两点的存放信息被分别读出到I/O和和/I/O线上（或反过来写入），实线上（或反过来写入），实现该存储元的信息值读现该存储元的信息值读/写操作。读出信息后，原存放信息不会被改变。写操作。读出信息后，原存放信息不会被改变。（6）静态静态RAM的基本存储元电路中的基本存储元电路中MOS管数目比较多，故集成度较低。此管数目比
15、较多，故集成度较低。此外，外，T1和和T2管始终有一个处于导通状态，使得静态管始终有一个处于导通状态，使得静态RAM的功耗比较大。但是的功耗比较大。但是静态静态RAM存放的信息稳定，不需要刷新电路，所以存储器外围电路比较简单。存放的信息稳定，不需要刷新电路，所以存储器外围电路比较简单。12/7/202215西安邮电学院 计算机学院page2.SRAM的的组成结构组成结构在了解基本存储元电路的基础上，下面分析静态在了解基本存储元电路的基础上，下面分析静态RAM的的结构。静态结构。静态RAM由地址译码器、存储矩阵、双向数据缓冲由地址译码器、存储矩阵、双向数据缓冲器、存储器读器、存储器读/写控制逻辑
16、等组成，图写控制逻辑等组成，图5.5所示为其基本组成所示为其基本组成结构示意图。结构示意图。12/7/202216西安邮电学院 计算机学院pagel存储矩阵存储矩阵存储矩阵是存储器中存储信息的载体，由大量的基本存储元构成，存储矩阵是存储器中存储信息的载体，由大量的基本存储元构成，每个存储元可以存放一位二进制信息。每个存储元可以存放一位二进制信息。l存储器读存储器读/写控制逻辑写控制逻辑存储器读存储器读/写控制逻辑通过写控制逻辑通过CPU发来的存储器访问控制信号，来发来的存储器访问控制信号，来控制存储器进行相应的操作。控制存储器进行相应的操作。l双向数据缓冲器双向数据缓冲器双向数据缓冲器是存储器
17、的数据输入和输出通道，数据的输出或双向数据缓冲器是存储器的数据输入和输出通道，数据的输出或输入取决于对存储器的读或写操作。输入取决于对存储器的读或写操作。l地址译码器地址译码器地址译码器的输入地址译码器的输入An-1A0是是n根地址线信号。地址线经译码器后，根地址线信号。地址线经译码器后，输出用于选择存储矩阵中的存储单元。输出用于选择存储矩阵中的存储单元。n值的大小决定了存储单元的值的大小决定了存储单元的数量，例如：数量，例如：n=13，则存储矩阵中的存储单元数目为，则存储矩阵中的存储单元数目为213=8K。地址译。地址译码器主要有两种实现方式：码器主要有两种实现方式：单译码方式，双译码方式单
18、译码方式，双译码方式。12/7/202217西安邮电学院 计算机学院page图图5.6单译码的电路连接示意图单译码的电路连接示意图图图5.7双译码的电路连接结构示意图双译码的电路连接结构示意图单译码方式：单译码方式：单译码只用一个译码器，适合于存储单元数目较少的存单译码只用一个译码器，适合于存储单元数目较少的存储矩阵使用储矩阵使用双译码方式：双译码方式：双译码需要使用两个译码器，即将输入地址线分成双译码需要使用两个译码器，即将输入地址线分成X地地址和址和Y地址两部分分别进行译码。采用双译码可以大量节省译码器的输出线，地址两部分分别进行译码。采用双译码可以大量节省译码器的输出线，因而适合于存储单
19、元数目很多的存储矩阵使用。因而适合于存储单元数目很多的存储矩阵使用。12/7/202218西安邮电学院 计算机学院page3.静态静态RAM的读写时序的读写时序静态静态RAM通常可与通常可与CPU直接连接，作为内存使用。直接连接，作为内存使用。图5.8SRAM的读操作时序图图5.9SRAM的写操作时序图12/7/202219西安邮电学院 计算机学院page4.静态静态RAM芯片介绍芯片介绍常用的常用的6264芯片是高速芯片是高速SRAM芯片，它采用双芯片，它采用双列直插式（列直插式（DIP）封装，共有）封装，共有28个引脚，各引脚功能个引脚，各引脚功能说明如下：说明如下：A12A0：13根地址
20、线；根地址线；D7D0：8根数据线；根数据线；CS1，/CS2：2根片选线；根片选线；/WE：1根读写线；根读写线；/OE：1根输出使能线；根输出使能线；Vcc和和Gnd：电源和地线；：电源和地线；12/7/202220西安邮电学院 计算机学院page表表5.16264芯片的工作方式选择。芯片的工作方式选择。工作方式工作方式CS2/CS1/OE/WED7 D0读读1001输输出出写写10 x0输输入入未未选选通通x1xx高阻高阻未未选选通通0 xxx高阻高阻注：“x”表示可以是“0”或“1”图5.116264芯片的逻辑电路示意图12/7/202221西安邮电学院 计算机学院page5.2.2
21、动态存储器动态存储器1.四管动态存储元四管动态存储元上面介绍了静态上面介绍了静态RAM的一个基本存储元是由的一个基本存储元是由6个个MOS管构成的。管构成的。在计算机系统中，一般都希望存储器容量越大越在计算机系统中，一般都希望存储器容量越大越好。因此，在相同的面积上放置更多的存储元，能够好。因此，在相同的面积上放置更多的存储元，能够提高存储器的集成度。下面介绍四个提高存储器的集成度。下面介绍四个MOS管和单个管和单个MOS管构成的管构成的DRAM基本存储元电路。基本存储元电路。四管四管DRAM基本存储元是在六管基本存储元是在六管SRAM基本存储基本存储元电路基础上，经过电路优化而成的。元电路基
22、础上，经过电路优化而成的。下面主要分析说明该存储元的工作原理、读写操下面主要分析说明该存储元的工作原理、读写操作和定时刷新操作过程。作和定时刷新操作过程。12/7/202222西安邮电学院 计算机学院page图图5.12四管动态四管动态RAM基本存储元基本存储元12/7/202223西安邮电学院 计算机学院pageDRAM的刷新的刷新是在位线上增加一个预充是在位线上增加一个预充MOS管来自动刷新所存储的信息值。刷新过程如下：管来自动刷新所存储的信息值。刷新过程如下：(1)、预充预充MOS管导通，电源管导通，电源ED给数据线上的给数据线上的电容电容CD进行充电后，预充管截止。进行充电后，预充管截
23、止。(2)、行选择线有效，让行选择线有效，让T5和和T6两个开关管导两个开关管导通，然后，数据线上的电容通，然后，数据线上的电容CD给栅极电容给栅极电容C1或或C2补充电荷。补充电荷。(3)、行选择线无效，刷新结束。行选择线无效，刷新结束。通过上述刷新步骤可以看出，每次只是行选择通过上述刷新步骤可以看出，每次只是行选择线有效，而列选择线无效。线有效，而列选择线无效。所以，存储器刷新采用所以，存储器刷新采用读操作方式进行，每次可刷新所选择行上的所有存读操作方式进行，每次可刷新所选择行上的所有存储元的内容。储元的内容。12/7/202224西安邮电学院 计算机学院page2.单管动态存储元单管动态
24、存储元图5.13单管动态RAM基本存储元为了更进一步缩小存储器的体积，提高单片存储为了更进一步缩小存储器的体积，提高单片存储器的集成度，器的集成度，DRAM一般采用单管动态基本存储元电一般采用单管动态基本存储元电路来实现。单管动态路来实现。单管动态RAM基本存储元电路由一个电基本存储元电路由一个电容和一个容和一个MOS管构成。管构成。12/7/202225西安邮电学院 计算机学院page 名 称 优 点 缺 点四管存储元电路外围电路比较简单，刷新时不需要另加外部逻辑管子多，占用的芯片面积大单管存储元电路元件数量少，集成度高需要有高鉴别能力的读出放大器配合工作，外围电路比较复杂单管存储元电路和四
25、管存储元电路对比单管存储元电路和四管存储元电路对比12/7/202226西安邮电学院 计算机学院page3.动态动态RAM芯片介绍芯片介绍2164是动态存储器是动态存储器DRAM芯片，它采用双列直插芯片，它采用双列直插式封装，共有式封装，共有16个引脚，工作电源个引脚，工作电源+5V，各引脚功能，各引脚功能说明如下：说明如下：A7A0：8根地址线；根地址线；Din，Dout：输入和输出数据线；：输入和输出数据线；/RAS：1根行地址选择线；根行地址选择线；/CAS：1根列地址选择线；根列地址选择线；/WE：1根写信号线；根写信号线；VDD，Vss：电源和地线；：电源和地线；NC：无用线。：无用
26、线。图5.142164芯片的引脚分配图12/7/202227西安邮电学院 计算机学院page4.DRAM与与CPU的连接的连接 DRAMDRAM集成度很高，但需硬件刷新电路支持工作。图集成度很高，但需硬件刷新电路支持工作。图5.165.16为为DRAMDRAM与与CPUCPU的连接逻辑框图。图中的虚线框内称之为的连接逻辑框图。图中的虚线框内称之为DRAMDRAM控制器。它是控制器。它是CPUCPU与与DRAMDRAM中间的接口电路，即将中间的接口电路，即将CPUCPU的的信号变换成适合信号变换成适合DRAMDRAM的连接信号。的连接信号。CPUCPU借助这个借助这个DRAMDRAM控制器，控制
27、器，可把可把DRAMDRAM看做像看做像SRAMSRAM一样去使用。一样去使用。图5.16DRAM与CPU的连接逻辑框图12/7/202228西安邮电学院 计算机学院page5.动态动态RAM的读写时序的读写时序图5.17DRAM的读操作时序图图5.17DRAM的读操作时序图12/7/202229西安邮电学院 计算机学院page5.3 只读存储器ROM的分类的分类只读存储器简称只读存储器简称ROM，它它只能读出，不只能读出，不能写入能写入。它的最大优点是具有。它的最大优点是具有不易失性不易失性。根据编程方式不同，根据编程方式不同，ROM通常分为三类：通常分为三类：掩模式掩模式ROM：又称又称m
28、askROM一次编程一次编程ROM：又称又称PROM多次编程多次编程ROM：又称又称EPROM,EEPROM12/7/202230西安邮电学院 计算机学院page5.3.1 掩膜式掩膜式ROMMaskROM是生产厂家按用户定制的要求，是生产厂家按用户定制的要求，在芯片的生产过程中写入固定信息值，因而使用在芯片的生产过程中写入固定信息值，因而使用时只可读出，不能修改。时只可读出，不能修改。MaskROM的优点是可靠性高，集成度高，的优点是可靠性高，集成度高，批量生产成本低，适宜于大批量的定型专用产品。批量生产成本低，适宜于大批量的定型专用产品。缺点是不可重写，不适用于需要多次修改的研究缺点是不可
29、重写，不适用于需要多次修改的研究开发过程。开发过程。12/7/202231西安邮电学院 计算机学院page5.3.2 一次编程式一次编程式ROM一一次次编编程程式式只只读读存存储储器器PROM出出厂厂时时所所有有存存储储单单元元内内容容全全为为“1”或或“0”，用用户户可可用用专专用用的的PROM编编程程器器将将信信息息写写入入。这这种种写写入入是是破破坏坏性性的的，也也就就是是说说只只能能进进行行一一次次编编程程，无无法法进进行行更更改改。根根据编程原理据编程原理PROM可分为两种结构类型：可分为两种结构类型：一种是熔丝烧断型一种是熔丝烧断型一种是一种是PN结击穿型结击穿型由由于于PROM可
30、可靠靠性性差差，加加上上只只能能一一次次性性编编程程，所以产品已经淘汰。所以产品已经淘汰。12/7/202232西安邮电学院 计算机学院page5.3.3 多多次编程式次编程式ROMPROM虽然可供用户进行一次编程，但仍有虽然可供用户进行一次编程，但仍有局限性。为了便于研究工作，实验各种局限性。为了便于研究工作，实验各种ROM程程序方案，可擦除、可多次编程式序方案，可擦除、可多次编程式ROM在实际中在实际中得到了广泛应用。这种存储器利用专用的编程器得到了广泛应用。这种存储器利用专用的编程器进行信息擦除和信息再写入，写入信息后的芯片进行信息擦除和信息再写入，写入信息后的芯片便可作为只读存储器来使
31、用。目前，根据擦除芯便可作为只读存储器来使用。目前，根据擦除芯片内信息的方式不同，可擦除、可多次编程式片内信息的方式不同，可擦除、可多次编程式ROM分为两种类型：分为两种类型：紫外线擦除方式、可多次编程式，即紫外线擦除方式、可多次编程式，即EPROM电擦除方式、可多次编程式，即电擦除方式、可多次编程式，即EEPROM12/7/202233西安邮电学院 计算机学院page1.EPROM存储器存储器图图5.19为一个为一个P沟道实现的沟道实现的EPROM的基本存储元物理构造示意图。它是的基本存储元物理构造示意图。它是在在N型基体片上生长了两个高浓度的型基体片上生长了两个高浓度的P型区，通过欧姆接触
32、，分别引出源极型区，通过欧姆接触，分别引出源极(S)和漏极和漏极(D)。在。在S极和极和D极之间，有一个多晶硅做的栅极，它的周围被二极之间，有一个多晶硅做的栅极，它的周围被二氧化硅绝缘物所包围，栅极是浮空的。这样的管子制造好时，多晶硅栅极氧化硅绝缘物所包围，栅极是浮空的。这样的管子制造好时，多晶硅栅极上没有电荷，所以上没有电荷，所以D极和极和S极之间是不导通的。极之间是不导通的。图5.19EPROM的基本存储元物理构造示意图图5.20EPROM基本存储元电路结构示意图12/7/202234西安邮电学院 计算机学院page由这种由这种EPROM做成的存储器芯片，在封装上与做成的存储器芯片，在封装
33、上与一般集成电路不同，其顶部中间部分有一个石英玻璃一般集成电路不同，其顶部中间部分有一个石英玻璃窗口，用于对存储器的擦除操作。当用紫外线近距离窗口，用于对存储器的擦除操作。当用紫外线近距离直射窗口大约直射窗口大约20分钟时，电路中的浮空多晶硅栅极上分钟时，电路中的浮空多晶硅栅极上的积聚电子全部形成光电流泄漏掉，的积聚电子全部形成光电流泄漏掉，D极和极和S极之间不极之间不再导通，即读出值为再导通，即读出值为“1”，恢复到初始状态。，恢复到初始状态。存放用户信息的存放用户信息的EPROM存储器为了防止因光线存储器为了防止因光线长期照射而引起的信息破坏，需用遮光胶纸贴于石英长期照射而引起的信息破坏，
34、需用遮光胶纸贴于石英窗口上。一个窗口上。一个EPROM的封装外形如图的封装外形如图5.21(a)所示。所示。图5.21Intel2764芯片的封装外形图12/7/202235西安邮电学院 计算机学院page2.EEPROM存储器介绍存储器介绍EEPROM是一种采用金属氮氧化硅工艺生是一种采用金属氮氧化硅工艺生产的可电擦除，可再编程的只读存储器，具有产的可电擦除，可再编程的只读存储器，具有在线（或称在系统，即不用从电路板上拔出来）在线（或称在系统，即不用从电路板上拔出来）对单个存储单元电擦除和再编程的能力。擦除对单个存储单元电擦除和再编程的能力。擦除时只需加高电压对指定单元产生电流，形成时只需加
35、高电压对指定单元产生电流，形成“电子隧道电子隧道”，即可将该单元信息擦除，其他未，即可将该单元信息擦除，其他未通电流的单元内容保持不变。通电流的单元内容保持不变。12/7/202236西安邮电学院 计算机学院page5.4 Flash存储器存储器闪闪速速存存储储器器又又称称Flash存存储储器器，它它是是一一种种非非易易失失性性存存储储器器（Non-Volatile Memory，NVM），是是在在EPROM与与EEPROM基基础础上上发发展展起起来来的的。Flash存存储储器器集集其其它它类类非非易易失失性性存存储储器器的的特特点点于于一一身身。与与EPROM相相比比较较，闪闪速速存存储储器
36、器具具有有明明显显的的优优势势在在系系统统中中可可电电擦擦除除和和可可重重复复编编程程，而而不不需需要要特特殊殊的的高高电电压压；与与EEPROM相相比比较较，闪闪速速存存储储器器具具有有编编程程速速度度快快，成成本本低低、密密度度大大的的特特点点。Flash存存储储器器以以其其集集成成度度高高、制制造造成成本本低低、使使用用方方便便等等诸诸多多优优点点广广泛泛地地应应用用于办公设备、通信设备、医疗设备、家用电器等领域。于办公设备、通信设备、医疗设备、家用电器等领域。12/7/202237西安邮电学院 计算机学院page5.4.1 Flash存储器类型及特点存储器类型及特点1.Flash存储器
37、的类型存储器的类型Flash存储器有多种实现技术，目前主要有存储器有多种实现技术，目前主要有两种技术类型：两种技术类型：lNOR型型Flash存储器存储器lNAND型型Flash存储器存储器12/7/202238西安邮电学院 计算机学院page2.基本工作原理基本工作原理两种类型的两种类型的Flash存储器都是用三端器件存储器都是用三端器件作为存储单元，分别为源极、漏极和栅极。它作为存储单元，分别为源极、漏极和栅极。它们与场效应管的工作原理相同，主要是利用电们与场效应管的工作原理相同，主要是利用电场效应来控制源极与漏极之间的通与断。不同场效应来控制源极与漏极之间的通与断。不同点是，场效应管为单
38、栅极结构，而点是，场效应管为单栅极结构，而Flash为双为双栅极结构，即在栅极与硅衬底之间增加了一个栅极结构，即在栅极与硅衬底之间增加了一个浮置栅极。浮置栅极是由氮化物夹在两层二氧浮置栅极。浮置栅极是由氮化物夹在两层二氧化硅材料之间构成，图化硅材料之间构成，图5.22所示为所示为Flash存储器存储器的基本存储元物理构造示意图的基本存储元物理构造示意图12/7/202239西安邮电学院 计算机学院page图5.22Flash存储器的存储元物理构造示意图与场效应管一样，Flash存储器也是一种电压控制型器件。NAND型Flash存储器内容的擦除和写入均是基于隧道效应。图5.22中，电流穿过N型基
39、体与浮置栅极之间的SiO2绝缘层，对浮置栅极进行充电，则完成数据写操作。相反，浮置栅极进行放电，则实现数据擦除操作。同理，NOR型Flash存储器数据的擦除也是通过浮置栅极的放电操作实现。但NOR型Flash存储器在写入数据时则是采用热电子注入方式，即电流从浮置栅极到源极。12/7/202240西安邮电学院 计算机学院page3.NOR型型Flash存储器的特点存储器的特点以以Intel和和AMD为代表的为代表的NOR型型Flash存储器是最早出现存储器是最早出现的一类，具有以下特点：的一类，具有以下特点：l程序和数据可存放在一块芯片上，拥有独立的数据总线和地址总线，能快速随机读取，允许系统直
40、接从Flash中读取代码执行。l可以单字节或单字编程，但不能单字节擦除，必须以块为单位或对整片执行擦除操作，NOR技术的Flash存储器的擦除和编程速度较慢。4.NAND型型Flash存储器的特点存储器的特点以三星和东芝为代表的以三星和东芝为代表的NAND型型Flash存储器，有以下特点：存储器，有以下特点：l以页为单位进行读和编程操作，以块为单位进行擦除操作，具有快编程和快擦除功能，块擦除时间是2ms，而NOR技术的块擦除时间达几百ms。l数据、地址采用同一总线，实现串行读取。随机读取速度相对比较慢，且不能按字节随机编程。适合于纯数据和文件存储。l芯片尺寸小，引脚少，是位成本（bitcost
41、）最低的固态存储器。l芯片包含有失效块，失效块不会影响有效块的性能，但需要屏蔽。12/7/202241西安邮电学院 计算机学院page5.4.2 Flash芯片介绍芯片介绍1.SST39VF160芯片芯片2.FlashK9F2808U0C芯片芯片SST39VF160是SST公司的CMOS多功能Flash存储器，由SST特有的高性能SuperFlash技术制造而成。具有固定的擦除和编程时间，存储容量为1M16位，工作电压为2.7V3.6V，擦除/编程寿命10万次。该芯片属于NOR型Flash存储器，具有SRAM接口，采用48脚TSOP封装。K9F2808U0C是三星公司生产的NAND型Flash
42、存储器，存储容量为16M8位，工作电压为2.7V3.6V。528字节的页编程时间为200us，16K字节的块擦除时间为2ms，页面的数据以每字50ns的速度被读出。数据输入/输出、地址输入和操作指令输入均是通过共用的8位I/O总线完成，所以NAND型Flash存储器的操作比较复杂。芯片内写控制自动实现所有编程和擦除功能，擦除/编程寿命10万次。12/7/202242西安邮电学院 计算机学院page5.5 存储器与CPU连接在微机系统中，在微机系统中，CPU对存储器读对存储器读/写操作，写操作，是通过是通过CPU总线读总线读/写周期完成的。写周期完成的。CPU总线总线包括：地址总线，数据总线，控
43、制总线，又包括：地址总线，数据总线，控制总线，又称三总线。称三总线。CPU总线的读总线的读/写操作，首先由地写操作，首先由地址总线给出地址信号，然后发出读址总线给出地址信号，然后发出读/写控制信写控制信号，最后在数据总线上进行数据的读号，最后在数据总线上进行数据的读/写操作。写操作。所以，存储器必须正确的连接到所以，存储器必须正确的连接到CPU总线上，总线上，才能进行读才能进行读/写访问。写访问。12/7/202243西安邮电学院 计算机学院page5.5.1 连接时应注意的问题连接时应注意的问题存储器在与存储器在与CPU总线连接时，应注意下述几点问题总线连接时，应注意下述几点问题:1.CPU
44、总线的带负载能力总线的带负载能力CPU在设计时，一般输出线的带负载能力是有限的。采用在设计时，一般输出线的带负载能力是有限的。采用MOS管的半导体存储器，直流负载很小，主要是电容负载。所管的半导体存储器，直流负载很小，主要是电容负载。所以，在简单系统中，以，在简单系统中，CPU可直接与存储器相连，而在复杂系统可直接与存储器相连，而在复杂系统中，中，CPU需要通过驱动器来增强输出带负载的能力。需要通过驱动器来增强输出带负载的能力。2.CPU与存储器之间的时序配合与存储器之间的时序配合CPU对存储器读写访问都有固定的时序要求。具体地说，对存储器读写访问都有固定的时序要求。具体地说，当当CPU读操作
45、时，从读操作时，从CPU发出地址和读命令后，存储器必须在发出地址和读命令后，存储器必须在限定时间内输出有效数据；而当限定时间内输出有效数据；而当CPU写操作时，存储器必须在写操作时，存储器必须在写脉冲规定的时间内将数据写入指定存储单元上。否则，就无写脉冲规定的时间内将数据写入指定存储单元上。否则，就无法保证准确地传送数据。所以，需要选择能够满足法保证准确地传送数据。所以，需要选择能够满足CPU读读/写写时序要求的存储器芯片来使用。时序要求的存储器芯片来使用。12/7/202244西安邮电学院 计算机学院page3.CPU与与DRAM的连接的连接当采用当采用SRAM芯片做系统存储器时，可以直接与
46、芯片做系统存储器时，可以直接与CPU总线连接；总线连接；而采用而采用DRAM芯片时，因为芯片时，因为DRAM存储器需要定时刷新，所以，一般存储器需要定时刷新，所以，一般需要通过需要通过DRAM控制器连接到控制器连接到CPU总线上。此外，由于不同类型的存总线上。此外，由于不同类型的存储器其控制信号不完全相同。不同型号储器其控制信号不完全相同。不同型号CPU的读的读/写控制信号也不一写控制信号也不一样。在进行存储器连接时，要注意这些信号连接的正确性。样。在进行存储器连接时，要注意这些信号连接的正确性。4.存储器的组织方式存储器的组织方式在各种微机系统中，数据总线可能是在各种微机系统中，数据总线可能
47、是8位、位、16位或位或32位等，存储位等，存储容量可能需要容量可能需要64K、640K或或4M等。因此，就可能需要使用多片存储等。因此，就可能需要使用多片存储器进行组织，构成微机系统所需的存储容量。例：用器进行组织，构成微机系统所需的存储容量。例：用8片片16K8位位RAM构成构成64K16位存储器。位存储器。5.地址空间划分及存储器连接地址空间划分及存储器连接微机系统的地址空间上，包含有微机系统的地址空间上，包含有ROM区、区、RAM区等。区等。ROM区用区用来存放基本程序（如：来存放基本程序（如：BIOS），），RAM区用来存放工作程序和数据。区用来存放工作程序和数据。而而RAM区又分为
48、系统区和用户区。所以合理划分内存地址空间，正区又分为系统区和用户区。所以合理划分内存地址空间，正确连接各种类型的存储器到指定的地址空间是必要的。确连接各种类型的存储器到指定的地址空间是必要的。12/7/202245西安邮电学院 计算机学院page5.5.2 地址空间划分及存储器连接地址空间划分及存储器连接1.地址空间的划分地址空间的划分CPU在设计时，地址空间划分和地址编码，是靠在设计时，地址空间划分和地址编码，是靠地址线来实现。在微机系统中，地址线来实现。在微机系统中，CPU型号不同，其地型号不同，其地址总线数目不同，可寻址的空间大小也不一样。址总线数目不同，可寻址的空间大小也不一样。表5.
49、5各型号CPU可寻址的空间表CPU型号型号数据数据总线总线地址地址总线总线寻寻址空址空间间Intel 80888位位20位位1 MBIntel 8028616位位24位位16 MBIntel 8038632位位32位位4 GBIntel 8058664位位36位位64 GBARM7TDMI32位位32位位4 GBARM9TDMI32位位32位位4 GB12/7/202246西安邮电学院 计算机学院page图5.25LPC2200芯片的地址空间分配图LPC2200芯片的芯片的CPU采用采用ARM7TDMI核，共有核，共有32条地址线，条地址线，可寻址的地址空间为可寻址的地址空间为0 x0000_
50、00000 xFFFF_FFFF，共，共4GB。系统的地址空间主要划分为：系统的地址空间主要划分为：片内存储区、片外储存区和外片内存储区、片外储存区和外设地址区。片内和片外又可分为设地址区。片内和片外又可分为ROM区和区和RAM区。区。12/7/202247西安邮电学院 计算机学院page2.存储器的连接存储器的连接对于一个指定的存储器地址空间，如何将对于一个指定的存储器地址空间，如何将选定的存储器芯片连接到该地址空间上去，通选定的存储器芯片连接到该地址空间上去，通常是采用片选信号线，同时附加不同数目的地常是采用片选信号线，同时附加不同数目的地址线配合来完成。片选信号线用于选通指定的址线配合来