《第十章 工艺集成优秀PPT.ppt》由会员分享，可在线阅读，更多相关《第十章 工艺集成优秀PPT.ppt（26页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第十章 工艺集成第一页，本课件共有26页2COMSCOMS集成电路：集成电路：典型的双阱典型的双阱CMOSCMOS工艺制造的一部分工艺制造的一部分双极集成电路：双极集成电路：标准埋层双极集标准埋层双极集成电路工艺制造的一部分成电路工艺制造的一部分集成工艺：集成工艺：外延、氧化、扩散、离子注入、气相淀积、光刻腐蚀以外延、氧化、扩散、离子注入、气相淀积、光刻腐蚀以及金属化等工艺及金属化等工艺CMOSCMOS与双极集成电路与双极集成电路第二页，本课件共有26页310、工艺集成工艺集成 运运用用各各类类工工艺艺技技术术形形成成电电路路结结构构的的制制造造过程，称为过程，称为集成电路的集成电路的工艺集成
2、工艺集成。集集成成电电路路的的生生产产过过程程实实际际上上是是顺顺次次运运用用不不同同的的工工艺艺技技术术，最最终终在在硅硅片片上上实实现现所所设计的图形和电学结构的过程。设计的图形和电学结构的过程。第三页，本课件共有26页410.1 集成电路中的隔离集成电路中的隔离 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 1 1自隔离自隔离 由由于于MOSFETMOSFET源源、漏漏与与衬衬底底的的导导电电类类型型不不同同，所所以以本本身身就就是是被被PNPN结结所所隔离，即自隔离（隔离，即自隔离（self-isolatedself-isolated）。）。第四页，本课件共
3、有26页52 2寄生晶体管寄生晶体管 MOS MOS集成电路中的隔离主要是防止形成寄生的导电沟道，集成电路中的隔离主要是防止形成寄生的导电沟道，即防止场区的寄生场效应晶体管开启。即防止场区的寄生场效应晶体管开启。10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离第五页，本课件共有26页63 3防止寄生场效应晶体管开启的方法防止寄生场效应晶体管开启的方法 提提高高寄寄生生场场效效应应晶晶体体管管的的阈阈值值电电压压，使使其其阈阈值值电电压压高高于于集集成成电路的工作电压。电路的工作电压。通通常常场场区区的的阈阈值值电电压压需需要要比比集集成成电电路路的的电电源源电电压压高高
4、3-4V3-4V，以以使使相相互互隔离的两个隔离的两个MOSFETMOSFET的泄漏电流小于的泄漏电流小于1pA1pA。10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离第六页，本课件共有26页74 4提高场效应晶体管的阈值电压的方法提高场效应晶体管的阈值电压的方法 1 1）、增加场区）、增加场区SiOSiO2 2的厚度；的厚度；（但但是是过过厚厚的的氧氧化化层层将将产产生生过过高高的的台台阶阶，从从而而引引起起台台阶阶覆覆盖盖的的问题）问题）2 2）、增大氧化层下沟道的掺杂浓度，即形成沟道阻挡层。）、增大氧化层下沟道的掺杂浓度，即形成沟道阻挡层。10.1.1 MOS10
5、.1.1 MOS集成电路中的隔离集成电路中的隔离第七页，本课件共有26页85 5局部氧化工艺（局部氧化工艺（LOCOSLOCOS）工艺步骤：工艺步骤：1 1）SiNSiN淀积与光刻淀积与光刻;2;2）局部热氧）局部热氧化化(LOCOS(LOCOS）;3;3）去除）去除SiNSiN 优点：优点：1.1.可以减小表面的台阶高度；可以减小表面的台阶高度；2.2.一次光刻完成的。一次光刻完成的。10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离第八页，本课件共有26页9缺点：缺点：1 1、鸟嘴侵蚀有源区；、鸟嘴侵蚀有源区；2 2、不利于后序工艺中的平坦化；、不利于后序工艺中的平坦
6、化；3 3、杂质重新分布。、杂质重新分布。10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离5 5局部氧化工艺（局部氧化工艺（LOCOSLOCOS）第九页，本课件共有26页101 1）、多晶硅衬垫（缓冲）、多晶硅衬垫（缓冲）LOCOS LOCOS（PBLPBL）在掩蔽氧化层的在掩蔽氧化层的SiNSiN和衬底和衬底SiO2SiO2之间加入一层薄多晶，这之间加入一层薄多晶，这样减小了场氧生长时样减小了场氧生长时SiNSiN薄膜的应力，也减小了鸟嘴。薄膜的应力，也减小了鸟嘴。6 6对对LOCOSLOCOS隔离工艺的改进隔离工艺的改进鸟嘴更小的代价是鸟嘴更小的代价是：（：（1 1
7、）工艺的复杂性增加；（工艺的复杂性增加；（2 2）腐）腐蚀的难度增大蚀的难度增大 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离第十页，本课件共有26页11在在SiNSiN层的顶部和侧部嵌入多晶或非晶薄膜，然后再生长场氧，同层的顶部和侧部嵌入多晶或非晶薄膜，然后再生长场氧，同样能减小鸟嘴。此工艺可以延伸到样能减小鸟嘴。此工艺可以延伸到0.18m0.18m，但是由于场氧减薄的，但是由于场氧减薄的效应，无法继续向更深亚微米工艺延伸。效应，无法继续向更深亚微米工艺延伸。2 2）、多晶硅镶嵌（封盖）、多晶硅镶嵌（封盖）LOCOSLOCOS（PELOX PELOX）10.1.1
8、 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离第十一页，本课件共有26页127 7、浅槽隔离（、浅槽隔离（STISTI，Shallow Trench IsolationShallow Trench Isolation）n0.250.25mm以下工艺的标准器件隔离技术以下工艺的标准器件隔离技术n优点：无鸟嘴、面积小、全平坦化优点：无鸟嘴、面积小、全平坦化n缺点：工艺复杂缺点：工艺复杂 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离第十二页，本课件共有26页131 1、pnpn结隔离结隔离 10.1.2 10.1.2 双极集成电路中的隔离双极集成电路中的隔离
9、n标准埋层收集极双极标准埋层收集极双极ICIC工艺的隔离方法工艺的隔离方法 n优点：工艺简单优点：工艺简单n缺点：隔离区较宽，使缺点：隔离区较宽，使ICIC的有效面积减少；隔离扩散引入了的有效面积减少；隔离扩散引入了较大的收集区较大的收集区-衬底和收集区衬底和收集区-基区电容，不利于集成电路速基区电容，不利于集成电路速度的提高。度的提高。第十三页，本课件共有26页142 2、深槽隔离技术（、深槽隔离技术（DTI)DTI)10.1.2 10.1.2 双极集成电路中的隔离双极集成电路中的隔离n先进的隔离技术先进的隔离技术n工艺：与工艺：与STISTI相同，在器件间刻出深度大于相同，在器件间刻出深度
10、大于3 3m m的沟槽，的沟槽，采用二氧化硅或多晶硅回填，采用二氧化硅或多晶硅回填，CMPCMP使之平坦化。使之平坦化。n优点：大大减少了器件面积和发射极优点：大大减少了器件面积和发射极-衬底间的寄生电容，衬底间的寄生电容，可显著提高集成度和速度；可增大收集极之间的击穿电压可显著提高集成度和速度；可增大收集极之间的击穿电压n缺点：工艺复杂、成本较高。缺点：工艺复杂、成本较高。第十四页，本课件共有26页1510.2 CMOS10.2 CMOS集成电路的工艺集成集成电路的工艺集成1 1）阱阱（wellwell）：硅硅衬衬底底上上形形成成的的、掺掺杂杂类类型型与与硅硅衬衬底底相相反反的的区区域域 。
11、2 2）阱阱工工艺艺：n n阱阱、p p阱阱和和双双阱阱（twin-twin-wellwell）第十五页，本课件共有26页1610.2 CMOS10.2 CMOS集成电路的工艺集成集成电路的工艺集成2 2）阱工艺）阱工艺pp阱工艺：阱工艺：n n-衬底，局部衬底，局部p p+掺杂；掺杂；早期的早期的CMOSCMOS集成工艺集成工艺。优点：可实现优点：可实现CMOSCMOS的性能匹配；适于制备静态逻辑电路。的性能匹配；适于制备静态逻辑电路。n n阱工艺：阱工艺：p p-衬底，局部衬底，局部n n+掺杂；掺杂；优点：易获得高性能的优点：易获得高性能的nMOSnMOS；适于微处理器、；适于微处理器、
12、DRAMDRAM等。等。双阱工艺：在极轻掺杂的双阱工艺：在极轻掺杂的SiSi衬底上分别形成衬底上分别形成n n阱和阱和p p阱；阱；现在的现在的CMOSCMOS集成工艺。集成工艺。第十六页，本课件共有26页173 3）、双阱工艺）、双阱工艺双阱双阱CMOSCMOS工艺在极轻掺杂工艺在极轻掺杂的硅衬底上分别形成的硅衬底上分别形成n n阱和阱和p p阱。阱。双阱制备工艺往往是在双阱制备工艺往往是在同一次光刻中完成的。同一次光刻中完成的。10.2 CMOS10.2 CMOS集成电路的工艺集成集成电路的工艺集成第十七页，本课件共有26页18双阱双阱CMOS ICCMOS IC工艺流程工艺流程 2 2）
13、、阱的制备：（）、阱的制备：（a a）、（）、（b b）离子注入工艺离子注入工艺1 1）、硅片：）、硅片：一般采用轻掺杂一般采用轻掺杂p p型硅片，晶向型硅片，晶向。3 3）、场区隔离）、场区隔离:（c c）第十八页，本课件共有26页194 4）、）、CMOSCMOS器件形成器件形成（1 1）阈值调整注入）阈值调整注入:（d)d)、(e)(e)（2 2）形成栅：）形成栅：（f f）双阱双阱CMOS ICCMOS IC工艺流程工艺流程第十九页，本课件共有26页20 （3 3）形形 成成 LDDLDD区区：（g g）、（h h）（4 4）形成侧墙）形成侧墙：（：（i i）（5 5）非非晶晶化化注注
14、入入：注注入入SiSi或或GeGe，以利于浅结的形成，以利于浅结的形成双阱双阱CMOS ICCMOS IC工艺流程工艺流程第二十页，本课件共有26页21（6 6）形成源漏区）形成源漏区（7 7）形成源漏接触。）形成源漏接触。双阱双阱CMOS ICCMOS IC工艺流程工艺流程第二十一页，本课件共有26页225 5）、多层金属互连）、多层金属互连6 6）、后部封装工艺）、后部封装工艺 双阱双阱CMOS ICCMOS IC工艺流程工艺流程第二十二页，本课件共有26页23 10.3.1 10.3.1 标准埋层双极集成电路工艺流程标准埋层双极集成电路工艺流程 标准埋层双极晶体管标准埋层双极晶体管SBC
15、SBC（Standard-Buried-Collector Standard-Buried-Collector transistortransistor）收集区扩散隔离双极晶体管（收集区扩散隔离双极晶体管（CDICDI，Collector-Collector-Diffused-Isolation transistorDiffused-Isolation transistor）三扩散层双极晶体管（三扩散层双极晶体管（3D,triple-diffused-transistor3D,triple-diffused-transistor）。）。10.3 10.3 双极集成电路的工艺集成双极集成电路的工
16、艺集成第二十三页，本课件共有26页2410.3.1 10.3.1 标准埋层双极集成电路工艺流程标准埋层双极集成电路工艺流程1 1）、衬底：轻掺杂的）、衬底：轻掺杂的p p型硅。型硅。2 2）、埋层（第一次光刻）、埋层（第一次光刻）3 3）、外延层生长）、外延层生长4 4）、隔离区的形成（第二次光刻）、隔离区的形成（第二次光刻）10.3 10.3 双极集成电路的工艺集成双极集成电路的工艺集成第二十四页，本课件共有26页255 5）、收集极接触（第三次光刻）、收集极接触（第三次光刻）6 6）、基区的形成（第四次光刻）、基区的形成（第四次光刻）7 7）、发射区的形成（第五次光刻）、发射区的形成（第五
17、次光刻）10.3.1 10.3.1 标准埋层双极集成电路工艺流程标准埋层双极集成电路工艺流程8 8）、金属接触和互联（第六、七次光刻）、金属接触和互联（第六、七次光刻）9 9）、后续封装工艺）、后续封装工艺第二十五页，本课件共有26页2610.4 BiCMOS10.4 BiCMOS的工艺集成的工艺集成 双极集成电路：双极集成电路：高速、驱动能力强高速、驱动能力强CMOSCMOS集成电路：集成电路：低功耗和高集成度低功耗和高集成度BiCMOSBiCMOS集成电路：集成电路：CMOSCMOS器件制作高集成度、低功耗的部分，双极器件器件制作高集成度、低功耗的部分，双极器件制作输入和输出部分或者是高速部分。制作输入和输出部分或者是高速部分。分类：分类：一一类类是是以以CMOSCMOS工工艺艺为为基基础础的的BiCMOSBiCMOS工工艺艺（有有利利于于保保障障CMOSCMOS器件的性能）；器件的性能）；另另一一类类是是以以标标准准双双极极工工艺艺为为基基础础的的BiCMOSBiCMOS工工艺艺（有有利利于于保保障双极晶体管的性能）障双极晶体管的性能）第二十六页，本课件共有26页