《第2章 计算机逻辑部件精.ppt》由会员分享，可在线阅读，更多相关《第2章 计算机逻辑部件精.ppt（43页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第2章 计算机逻辑部件第1页，本讲稿共43页22.3计算机逻辑门u几种门电路的逻辑符号与门或门反相门与非门或非门与或非门异或门同或门第2页，本讲稿共43页32.4计算机常用逻辑电路u组合逻辑电路电路的输出状态仅和当时的输入状态有关，而与过去的输入状态无关。加法器、ALU、译码器、数据选择器时序逻辑电路 输出状态不但与当时的输入有关，而且与电路在此以前的输入状态有关。也就是说具有记忆功能，如寄存器、计数器等。第3页，本讲稿共43页4二进制数的运算及其加法电路二进制数的运算及其加法电路 1)二进制数的相加例：1 0 1 1 1 0 1 1 +)1 +)1 0 +)1 1 0 1 1 1 0 1 1
2、 1 1 0 1 1 0 第4页，本讲稿共43页5二进制数的相加二进制数的相加 特点：从右向左逐位相加，第二位起还要加进位。如：1 0 1 0 0 1 0 0 （A）+1 0 1 1 1 1 0 0 （B）D7D6D5D4D3D2D1D00001010111101C：进位标志=1000A：辅助进位标志=1（S=A+B）（C）第5页，本讲稿共43页62）半加器电路针对D0位两数A0与B0相加，得一位结果S0及一位进位C1即得即得逻辑代数表达式：S0=f(A0,B0)C1=f(A0,B0)电路设计过程：A0B0C1S00011010100010110S0=A0 +B0 C1=A0 B0&=1A0
3、B0S0HAC1C1S0A0 B0真值表布尔函数式电路电路符号第6页，本讲稿共43页73）全加器电路针对Di位两数Ai与Bi相加，得一位结果Si及一位进位Ci+1即得即得逻辑代数表达式：Si=f(Ai,Bi,Ci)Ci+1=f(Ai,Bi,Ci)电路设计过程：AiBiCiCi+1Si0000111100110011010101010 0 0 1 0 1 1 101101001Si=Ai+Bi+Ci Ci+1=Ai Bi+Ai Ci+Bi Ci&=1Ai Bi Ci SiFACi+1Ci+1SiAi Bi真值表布尔函数式电路电路符号&1Ci第7页，本讲稿共43页84）十六位二进制加法电路HAC1
4、S0A0 B0FAC2S1A1 B1CiFACi+1SiAi BiFAC15S14A14 B14FAC16S15A15 B15C141 0 1 1 11 0 1 1 1011111100001例如计算1000000011000011+1000000011000011计算结果：1000000011000011+1000000011000011 =000000011000110计算结果的状态：最高位有进位CF=1，辅助进位有进位AF=1，结果不等于零ZF=0，结果中1的个数为4（偶数个）PF=1第8页，本讲稿共43页95）可控反相器及加法减法电路FAC1S0A0 B0FAC2S1A1 B1CiFA
5、Ci+1SiAi BiFAC15S14A14 B14FAC16S15A15 B15C14010110110101例如计算1000000011000011 -1000000011000011 计算结果：1000000011000011-1000000011000011 =000000000000000=1=1=1=1=1SUB1 0 1 1 11 0 1 1 11 0 1 1 1 0 1 0 0 0=11计算结果的状态：最高位有进位CF=1，辅助进位有进位AF=1，结果不等于零ZF=1，结果中1的个数为0（偶数个）PF=1第9页，本讲稿共43页10位间进位是串行的，Fi的形成必须等Ci-1的到来
6、111+001C4XnYnCn-1CnFnC0XnYnCn-1CnFnXnYnCn-1CnFnXnYnCn-1CnFnC1C2C3F1F2F3F4X4X3X2X1Y4Y3Y2Y1N位并行加法器第10页，本讲稿共43页11u超前进位加法器对加法器的进位信号做快速处理u对进位公式分析(化简)Cn=Xn Yn+Xn Cn-1+Yn Cn-1变形得下式：Cn=Xn Yn(Xn+Yn)Cn-1 第11页，本讲稿共43页12u得出：C1=X1Y1+(X1+Y1)C0C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0C3=X3Y3+(X3Y3)X2Y2 +(X3Y3)(X2+Y2)X1
7、Y1 +(X3Y3)(X2+Y2)(X1+Y1)C0第12页，本讲稿共43页13uPi和Gi函数Pi=Xi+YiGi=XiYiP：进位传递函数(Carry Propagate function）G：进位产生函数(Carry Generate Function)两个进位函数第13页，本讲稿共43页14uPi的逻辑含义：当Pi=1时，如果低位有进位，本位将产生进位，即当Pi=1时，低位传送过来的进位能越过本位而向更高位传送。Pi Ci称为传送进位或条件进位uGi的逻辑含义：若本位两个输入均为1，必产生进位，与低位进位无关，又称本地进位。第14页，本讲稿共43页15u得到进位产生公式Ci=Gi+Pi
8、 Ci-1u代入公式得：C1=G1+P1 C0C2=G2+P2 G1+P2 P1 C0C3=G3+P3 G2+P3 P2 G1+P3 P2 P1 C0C4=G4+P4 G3+P4 P3 G2+P4 P3 P2 G1 +P4 P3 P2 P1 C0第15页，本讲稿共43页16u变换得C1=P1+G1C0C2=P2+G2P1+G2G1C0C3=P3+G3 G2+G3G2P1+G3G2G1C0C4=P4+G4P3+G4G3P2+G4G3G2P1+G4G3G2G1C0第16页，本讲稿共43页17u根据上式可画得“超前进位产生电路”及四位超前进位加法器的逻辑图如图2.8(p21)。第17页，本讲稿共43
9、页18u用四片74181电路可组成16位ALU。如下图片内进位是快速的，但片间进位是逐片传递的，因此总的形成时间还是比较长的。u如果把16位ALU中的每四位作为一组，用类似位间快速进位的方法来实现16位ALU（四片ALU组成），那么就能得到16位快速ALU。推导过程如下：片间快速进位第18页，本讲稿共43页19u与前面讲过的一位的进位产生函数Gi的定义相似，根据四位一组的进位产生函数GN为“1”的条件，可以得到GN的表达式为：GN=G3+P3G2+P3P2G1 +P3P2P1G0 第19页，本讲稿共43页20u与前面讲过的一位的进位传递函数Pi的定义相似，根据四位一组的进位传递函数PN为“1”
10、的条件，可以得到PN的表达式为：PN=P3P2P1P0 第20页，本讲稿共43页21u把图2.10各片的进位分别命名为Cn+X、Cn+Y、Cn+Z (即C3 C7 C11)。u根据式2.222.25的推导可将式中的G1,G2,G3和P1 P2,P3分别换为 GN0,GN1,GN2和PN0,PN1,PN2,把C0换以Cn,即可得Cn+X、Cn+Y、Cn+Z 的表示式第21页，本讲稿共43页22u由2-33,2-34,2-35式可知，只要74181型ALU能提供输出GN,PN那么就可用3个与或非门和4片ALU相连，这样就能实现16位快速ALU。u 实现2-33,2-34,2-35式的逻辑电路就成为
11、超前进位扩展器（74182芯片），图2-11是它的逻辑电路图，图中将Pni、Gni分别用Pi、Gi表示。图中P、G输出可用于把4组16位快速ALU扩展成64位快速ALU。u图2-12画出了用74181和74182芯片构成的16位快速ALU第22页，本讲稿共43页23u图2.11与74181型ALU连用的超前进位产生电路第23页，本讲稿共43页24第24页，本讲稿共43页25第25页，本讲稿共43页26u用两个16位全先行进位部件（74182）和八个74181可级连组成的32位ALU电路u用五个16位全先行进位部件（74182）和十六个74181可级连组成的64位ALU电路第26页，本讲稿共43
12、页272.4.3译码器u译码：把某组编码翻译为唯一的输出，实际应用中要用到的有地址译码器和指令译码器。u译码器：有24译码器、38译码器（8选1译码器）和416译码器（即16选1译码器）等多种。u 书中介绍的是24译码器的组成及应用第27页，本讲稿共43页28u例如：38译码器，即8选1译码器的输入信号有三个：C、B、A（A为低位），三位二进制数可组成8个不同数字，因此可分别选中输出Y0 到Y7的某一个输出故称为 8选1译码器。在资料手册中的型号为74138。第28页，本讲稿共43页29u下图分别为译码器引脚图和输入输出真值表其中：G1、G2A、G2B为芯片选择端，G1高电平有效，而G2A、G
13、2B为低电平有效。第29页，本讲稿共43页30Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA74LS138输入输出CBAY7Y6Y5Y4Y3Y2Y1Y00000111100110011010101011111111011111101111110111111011111101111110111111011111101111111第30页，本讲稿共43页312.4.4 数据选择器u逻辑功能是在地址选择信号的控制下，从多路数据中选择一种作为输出信号。又称多路开关或多路选择器。以四选一选择器为例：FD0D1D2D3A1A0地址A1A0输出F00D001D110D211D3第31页，本讲稿共43
14、页322.4.5 数据分配器u数据传输过程中，常常需要将一路数据分配到多路装置中指定的某一路中，执行这种功能的电路叫数据分配器。下面以四路数据分配器为例进行说明：第32页，本讲稿共43页33DA1A0SW0W1W2W3A0A1DW00DW0=D01DW1=D10DW2=D11DW3=D第33页，本讲稿共43页342.5 时序电路uD触发器DSQCLKCLRQ电路符号：D为数据输入端；CLK为时钟信号；S为置位信号端；CLR复位信号端；Q为输出信号端。D触发器功能表：正跳变触发有效。输入输出SCLRCLKDQ0011000010XX101XX0第34页，本讲稿共43页35uJ-K触发器JSQCL
15、KKCLRQJK为控制输入端；CLK为时钟信号；S为置位信号端；CLR复位信号端；Q为输出信号端。输入输出SCLRCLKJKQ0000不变00101000100011翻转01XXX010XXX1第35页，本讲稿共43页36u寄存器u计算机中常用部件，用于暂存二进制信息。u寄存器可由多个触发器组成。每个触发器存 1Bit，N个触发器储存N位二进制数据。下图为由4个D触发器组成的四位缓冲寄存器。第36页，本讲稿共43页37Q3D3CLKX3Q2D2CLKX2Q1D1CLKX1Q0D0CLKX0第37页，本讲稿共43页38移位寄存器u移位寄存器不仅具有存储数据的功能，而且还具有移位功能。所谓移位功能
16、就是将移位寄存器中所存的数据，在移位脉冲信号的作用下，按要求逐次向左、右方进行移动u从信号输入上分有串行输入和并行输入u从信号输出上分有串行输出和并行输出u下面以串行输入并行右移位寄存器为例进行说明:第38页，本讲稿共43页39串行输入信号DINX1X2X3X4移位脉冲CLKD1Q1F1CLKD2Q2F2CLKD3Q3F3CLKD4Q4F4CLKDINCLKX1X2X3X41011010110101110110串行输入并行输出右移位寄存器波形图第39页，本讲稿共43页40 计数器计数器(counter)由触发器组成的由触发器组成的寄存器，特点是能把存储的数加1行波计数器：在在CLK的驱动下，的
17、驱动下，将存储的数据自动将存储的数据自动加1CLKCLEARJ0Q0Q0CLRK0J1Q1Q1CLRK1J2Q2Q2CLRK2J3Q3Q3CLRK3Q0Q1Q2Q30 0 0 0 CLEAR=1 Q=00 0 0 1 第一个第一个下降沿下降沿 Q=1CLK=0 0 1 0 第二个第二个下降沿下降沿 Q=20 0 1 1 第三个第三个下降沿下降沿 Q=30 1 0 0 第四个第四个下降沿下降沿 Q=40 1 0 1 第五个第五个下降沿下降沿 Q=5计数原理：第40页，本讲稿共43页412.6阵列逻辑电路阵列:逻辑元件在硅芯片上以矩阵形式排列。特点：设计方便，芯片面积小，产品成品率高，减少系统的硬件规模，用户自编程。第41页，本讲稿共43页42常见阵列逻辑电路1、读写存储器（RAM)2、只读存储器（ROM)3、可编程序逻辑阵列（PLA)是ROM的变种。其与阵列和或阵列都是可编程的。4、可编程序阵列逻辑（PAL)ROM的变种，只有与阵列是用户可编程的。第42页，本讲稿共43页435、通用阵列逻辑(GAL)一种比PAL功能跟强的阵列逻辑电路。6、门阵列(GA):一种功能很强的阵列逻辑电路7、宏单元阵列（MA):比GA功能更强、集成度更高的阵列电路8、可编程门阵列（PGA):第43页，本讲稿共43页