《2015年度广播电视大学（电大）期末考试《计算机组成原理》科目期末考试重点复习试题及重点小抄整理汇总版.docx》由会员分享，可在线阅读，更多相关《2015年度广播电视大学（电大）期末考试《计算机组成原理》科目期末考试重点复习试题及重点小抄整理汇总版.docx（147页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、班号计算机组成原理试题姓名班号姓名题号四五六七得分得分、填空（12分）注 1.某浮点数基值为2,阶符1位,阶码3位,数符1位,尾数7位, 意阶码和尾数均用补码表示,尾数采用规格化形式,用十进制数写彳亍出它所能表示的最大正数,非最小正为数,最大负数,最规小负数。范 2.变址寻址和基址寻址的区别是:在基址寻址中,基址寄存器提 ,供,指令提供;而在变址寻址中,变址遵寄存器提供,指令提供.守 3.影响流水线性能的因素主要反映在 和考两个方面。试 4.设机器数字长为16位（含1位符号位I若1次移位需10ns , 纪一次加法需!0ns ,则补码除法需 时间,补码律BOOTH算法最多需要 时间。!5. CP
2、U从主存取出一条指令并执行该指令的时间叫,它通常包含若干个,而 后者又包含若干个。组成多级时序系统。、名词解释（8分）1 .微程序控制2 .存储器带宽3 . RISC4 .中断隐指令及功能第2页（共7页）试题:学号:姓名三、简答（18分）1 .完整的总线传输周期包括哪几个阶段?简要叙述每个阶段的工作。2 .设主存容量为1MB , Cache容量为16KB ,每字块有16个字,每字32位。(1)若Cache采用直接相联映像,求出主存地址字段中各段的位数。(2)若Cache采用四路组相联映像,求出主存地址字段中各段的慶。试题:学号:姓名3 .某机有五个中断源,按中断响应的优先顺序由高到低为LO,L
3、1,L2,L3,L4 ,现要求优先顺序改为L3,L2,L4,LO,L1 ,写出各中断源的屏蔽字。屏蔽字中断源01234L0L1L2L3L44 .某机主存容量为4Mxl6位,且存储字长等于指令字长,若该机的指令系统具备120种操作。操作码位数固定,且具有直接、间接、立即、相对四种寻址方式。(1)画出一地址指令格式并指出各字段的作用;(2)该指令直接寻址的最大范围;(3)一次间址的寻址范围;(4 )相对寻址的寻址范围。四、（6分）设阶码取3位,尾数取6位（均不包括符号位）,按浮点补码运算规则计算 必为+ 24x（一整） 1616五、画出DMA方式接口电路的基本组成框图,并说明其工作过程（以输入设备
4、为例（8分）试题:学号:姓名六、(10分)设CPU共有!6根地址线,8根数据线,并用MREQ作访存控制信号,用R/万作读写控制信号,现有下列存储芯片:RAM : 1Kx8 位、2Kx4 位、4Kx8 位ROM : 2Kx8位、4Kx8位以及74138译码器和各种门电路(自定),画出CPU与存储器连接图。要求:(1)最大4K地址空间为系统程序区,与其相邻2K地址空间为用户程序区。(2)合理选用上述存储芯片,说明各选几片?写出每片存储芯片的地址范围。(3 )详细画出存储芯片的片选逻辑。Ai AoAi AoPD/ProgrROMRAMDnD()IDn第5页(共7页)试题:学号:姓名七、假设CPU在中
5、断周期用堆栈保存程序断点,且逬栈时栈指针减,出栈时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令）,在取指阶段和执行阶段所需的全部微操作命令及节拍安 排。若采用微程序控制,则还需要增加哪些微操作。（10分） 、除了采用高速芯片外,从计算机的各个子系统的角度分析,指出6种以上提高整机速度的措施。（8分）计算机组成原理试题答案一、填空（12分）1 . 127 ; 1/512 ; -1/512-1/32768 ; -128.2 .基地址;形式地址;基地址;形式地址。3 .访存冲突;相关问题。4 .300ns ; 310ns.5 .指令周期;机器周期;节拍。二、名词解释（8分）1 .微程序
6、控制 答:采用与存储程序类似的方法来解决微操作命令序列的形成,将一条机器指令编写成一个微程序,每个微程序包含若干条微指令,每一条指令包含个或多个微操作命令。2 .存储器带宽答:每秒从存储器进出信息的最大数量,单位可以用字倣或字节倣或位/秒来表示。3 . RISC答:RISC是精简指令系统计算机,通过有限的指令条数简化处理器设计,已达到提高系统执行速度的目的。4 .中断隐指令及功能答:中断隐指令是在机器指令系统中没有的指令,它是CPU在中断周期内由硬件自动完成的一条指令,其功能包括保 护程序断点、寻找中断服务程序的入口地址、关中断等功能。三、简答（18分）1 .答:总线在完成一次传输周期时,可分
7、为四个阶段: 申请分配阶段:由需要使用总线的主模块（或主设备）提出申请,经总线仲裁机构决定下一传输周期的总线使 用权授于某申请者; 寻址阶段:取得了使用权的主模块,通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址 及有关命令,启动参与本次传输的从模块; 传数阶段:主模块和从模块进行数据交换,数据由源模块发出经数据总线流入目的模块; 结束阶段:主模块的有关信息均从系统总线上撤除,让出总线使用权。2 .答:（1）若Cache采用直接相联映像:字块中含64个字节,字块的位数为b=6。Cache中含有256个字块,所以字块地址位数c=8o主存容量为1M字节,总位数为20.主存字块标记位
8、数t=6。(2 )若Cache采用四路组相联映像,字块中含64个字节,字块的位数为b=6。每组含有四个字块,每组含256个字节。Cache中含有64个字块,所以组地址位数q=6。主存容量为1M字节,总位数为20.主存字块标记位数t=8。3 .答:设屏蔽位为1时表示对应的中断源被屏蔽,屏蔽字排列如下:中断源0屏蔽字1234L001000L100000L211001L311101L4110004 .答:(1)指令字长16位,操作码为7位,寻址特征位2位,地址码7位;(2 ) -64-63 ; 216 ;(4 ) 216 .四、(6分)被加数为0,101;0.100100,区补=00,101; 00
9、.100100加数为0,100;1.010100,补=00,100； 11.010100(1)对阶:用补=U -j 卜=00,101 +11,100 = 00,001即=1,则y的尾数向右移一位，阶码相应加1,即yr 补=00,101; 11.101010求和S龜+同=SJ朴+Sy补=00.100100 + 11.101010=00.001110即x+y补=00,101; 00.001110尾数出现00.0,需左规。规格化左幅得x+y补=00,011; 00.111000，x+y补=00,111; 00.111000五、(8分)答:DMA方式接口电路的基本组成框图如下:主存DMA 接 口 |D
10、MA 控 制中断机数据线DACKHLDAFJD地址线黯溢出信号以数据输入为例,具体操作如下:从设备读入个字到DMA的数据缓冲寄存器BR中,表示数据缓冲寄存器满（如果I/O设备是面向字符的, 则一次读入一个字节,组装成一个字）；设备向DMA接口发请求（DREQ）;DMA接口向CPU申请总线控制权（HRQ ）;CPU发回HLDA信号,表示允许将总线控制权交给DMA接口 ;将DMA主存地址寄存器中的主存地址送地址总线;通知设备已被授予一个DMA周期（DACK）,并为交换下个字做准备;将DMA数据缓冲寄存器的内容送数据总线;命令存储器作写操作;修改主存地址和字计数值;判断数据块是否传送结束,若未结束,
11、则继续传送;若己结束,（字计数器溢出）,则向CPU申请程序中断,标志 数据块传送结束。六、（10分）方法一:ROM对应的空间:11111111111111111111000000000000RAM对应的空间11101111111111111110100000000000选择ROM芯片为2Kx8位的两片,RAM芯片为2Kx4位的两片ROM芯片1 :11111111111111111111100000000000ROM芯片2 :11110111111111111111000000000000RAM 芯片 1、2 :（位扩展）11101111111111111110100000000000CPU与存
12、储器连接图见下页:方法二: 答:地址空间描述如下:ROM对应的空间:11111111111111111111000000000000RAM对应的空间:11101111111111111110100000000000选择ROM芯片为4Kx8位的一片,RAM芯片为2Kx4位的两片七、（10分）答:组合逻辑设计的微操作命令:取指:T0 ： PC MART1 : MMAR 一 MDR, PC+1 一 PCT2 : MDR - IR, OPIR 微剿乍形成部件执行：T0 : SP MART1 : MMAR - MDRT2 : MDR - pc, SP+1 SP微程序设计的微操作命令:取指微程序:T0 :
13、 PC - MART1 : AdCMIR 一 CMART2 : MMAR MDR, PC+1 PCT3 : AdCMIR CMART4 : MDR - IR, OPIR徵操作形成部件T5 : OPIR t CMAR中断返回微程序：T0 : SP - MART1 : AdCMIR - CMART2 : MMAR - MDRT3 : AdCMIR 一 CMART4 : MDR PC, SP + 1 一 SPT5 : AdCMIR - CMAR、（8分）答:针对存储器,可以采用Cache-主存层次的设计和管理提高整机的速度;针对存储器,可以采用主存辅存层次的设计和管理提高整机的速度;针对控制器,可以
14、通过指令流水或超标量设计技术提高整机的速度;针对控制器,可以通过超标量设计技术提高整机的速度;针对运算器,可以对运算方法加以改进,如逬位链、两位乘除法;针对。系统,可以运用DMA技术来减少CPU对外设访问的干预.计算机组成原理试题、（共30分）1 .（10 分）（1）将十逬制数+107/128化成二逬制数、进制数和十六逬制数（3分）（2）请回答什么是十进制编码?什么是有权码、什么是无权码、各举个你熟悉的有权码和无权码的例子?（ 分）2 .已知X=0.1101,Y=-0.0101,用原码一位乘法计算X*Y=?要求写出计算过程。（10分）3 .说明海明码能实现检错纠错的基本原理?为什么能发现并改正
15、一位错、也能发现二位错,校验位和数据位在位数上应满 足什么条件?（ 5分）4 .举例说明运算器中的ALU通常可以提供的至少5种运算功能?运算器中使用多累加器的好处是什么?乘商寄存器的基本 功能是什么?（5分）二、（共30分）1 .在设计指令系统时,通常应从哪4个方面考虑?（每个2分洪8分）2 .简要说明减法指令SUB R3,R2和子程序调用指令的执行步骤（每个4分,共8分）3 .在微程序的控制器中,通常有哪5种得到下一条指令地址的方式。（第个2分,共10分）4 .简要地说明组合逻辑控制器应由哪几个功能部件组成? （4分）三、（共22分）1 .静态存储器和动态存储器器件的特性有哪些主要区别?各自
16、主要应用在什么地方?（ 7分）2 .CACHE有哪3种基本映象方式,各自的主要特点是什么?衡量高速缓冲存储器（CACHE ）性能的最重要的指标是什 么?（10分）3 .使用阵列磁盘的目的是什么?阵列磁盘中的RAID。、RAID1、RAID4、RAID5各有什么样的容错能力?（5分）四、（共18分）1 .比较程序控制方式、程序中断方式、直接存储器访问方式,在完成输入/输出操作时的优缺点.（9分）2 .比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所.（9分）答案、（共30分）1.（10 分）1 1） （+107/128）w = （+1101011/10000000）2 = （+0.11
17、01011” = （+0.153）8 = （+6B）i6（2）二一十进制码即842I码,即4个基2码位的权从高到低分别为8、4、2、1 ,使用基码的0000,0001,0010 1001这十种组合分别表示至9这十个值4位基二码之间满足二逬制的规则,而十进制数位之间则满足十逬制规则。有权码是指个十逬制数位的4位基2码的每一位有确定的权。无权码是指个十进制数位的4位基二码没有确定的权。 前者的例子为二一十逬制编码（BCD ）码,后者的例子为余3码。2 .已知X=0.1101,丫=-0.0101,用原码一位乘法计算X*Y=?要求写出计算过程。（10分）高位部分积低位部分积Z乘数说明0 101起始情况
18、乘数最低位为1,加乘数0-0-04HL01】。1（丢失） -右移部分积和乘数+ ）0000001乘数最低位为1,加0001100000110 1 00 （丢失）右移部分积和乘数+ ）001101乘数劇氐位为1,加乘数0 1000000100000101（丢失）右移部分积和乘数+ ）000000乘数劇氐位为,加001000000100000 1 0 （丢失）右移部分积和乘数结果符号位为正,X*Y=0.010000013 .答案:基本原理:k个数据之外加上r个校验位,从而形成k+r位的新的码字,使新的码字的码距均匀的拉大.把数据的每 个二逬制位分配到几个不同的偶校验位的组合中,当一位岀错,会引起相
19、关的几个校验位的值发生变化,从而可能发现出错, 还能指岀是哪一位错,逬而逬行纠错。校验位和数据位应满足条件2 fk+r在此条件下,不但能发现并改逬一位错,并能同时发现二位错.4 .答案:运算器中的ALU通常至少可以提供算术加运算、算术减运算、逻辑或运算、逻辑与运算、逻辑异或运算5种功能。运 算器采用多累加器可以简化指令的执行步骤。乘商寄存器的基本功能是在完成乘除运算时能自行左右移位。二、供30分)1 .答:(1)指令系统的完备性,常用指令齐全,编程方便;(2 )指令系统的高效性,程序占用内存空间少,运行速度快。(3)指令系统的规整性,指令和数据使用规则统一简化,易学易记;(4)指令系统的兼容性
20、,同一系列的低档计算机的程序能放到新的高档机上直接运行.2 .答:(1)减法指令SUB R3,R2的执行步骤: AR-PC读内存,IR一读出的内容,PC-PC + 1R3-R3R2,保存状态信息结束,检査中断请求,无中断请求,进入下一条指令的执行过程。(2 )子程序调用指令CALL执行流程; AR-PC读内存，IR-读出的内容,PC-PC + 1 AR-SP1写内存,PC内容逬栈保存PC-ZI程序入口地址结束,检査中断请求，无中断请求，进入下一条指令的执行过程。3 .答:在微程序控制系统中,通常有以下5种得到下一条微指令地址的方式:(1)微程序顺序执行时，下地址为本条微地址加1.(2 )在微程
21、序必定转向某微地址时，可以在微指令中的相关字段中给出该地址值。(3)按微指令(上一条或本条)的某执行结果的状态，选择顺序执行或转向某一地址。(4 )从微堆栈中取出从微子程序返回到微主程序断点的返回地址，用于微子程序返回处理。(5 )依条件判断转向多条微指令地址中的某一地址控制.4 .答:组合逻辑控制器应由4个功能部件组成：(1)程序计数器PC,用于保存一条指令在内存中的地址;(2 )指令寄存器IR ,用于保存从内存读出的指令内容;(3)脉冲源和启停控制逻辑、节拍发生器,前者向计算机各部件提供连续(单个)的主振脉冲,后者用于标记每个指 令的执行步骤的相对次序关系.(4)时序控制信号产生部件,用于
22、形成并提供计算机各部件当前时刻要用到的控制信号.三、(共22分)1.答:静态存储器和动态存储器器件的特性有的主要区别见下表:主要性能SRAMDRAM存触发器电容破坏性非是;非需要fj同时送分两次送,快集成低高发大小存高低静态存储器SRAM主要用于高速缓冲存储器Cache ,动态存储器主要用于主存储器。2 .答:Cache有三种映像方式:全相联映像方式,直接映像方式,多路组相联映像方式。全相联映像方式是指主存中任一个字（字块）可以写入Cache中的任何个字（字块）中。其优点是有最大的灵 活性。缺点是要确定读的信息是否在Cache中,必须用原本读主存的地址与整个Cacha每一个单元的标志字段匕较.
23、 电路过于复杂,成本较高。直接映像方式是指主存的个字（字块）只能映像到Cache的字和字块中。优点是要确定读的信息是否在Cache 中时原本读主存的地址与标志字段匕较的线路简单,成本低;缺点是Cache的使用缺乏灵活性,影响命中率。多路组相联映相方式是对全相联映相方式和直接映像方式的一种折中的处理方案。它与直接相联映像方式的区别 在于每个主存字块可以从多个（例如2,4,8个,而不是个）体中选择其一完成写入Cache的操作,它与全相联映 像的类同之处是把一个主存字写进Cache时,可以在Cache的多个（而不是任可一个）个体中选择。既有较高的命 中率,又使比较线路也不会太复杂。衡量Cache性能
24、的最重要的指标是命中率。3 .答:采用磁盘阵列技术的目的:通过多个磁盘的并列操作来提高设备总体的性能和可靠性。通过合理在多个磁盘之间组织数据,得到比较理想的容错能力,即额外拿出一定的存储容量（冗余）用于保存 检错纠错的信息。RAIDO模式（数据散放）只用于扩展容量,并发读写,提高数据输入偏出能力。没有容错措施,故没有容错能力。RAID!模式（磁盘镜像）是实现两个磁盘互为备份的用法,把相同的数据分别写到配对使用的两个磁盘中。它用 于备份数据,即使一个磁盘出现故障,还可以从另磁盘读出数据。RAID4模式（数据保护）提供了容错能力,N + 1个磁盘中任一个出现故障,可用其余N个磁盘的内容计算 出故障
25、磁盘的正确数据。RAID5模式（分布式数据保护）是对RAID4的改进。同RAID4 样,供了容错能力,N + 1个磁盘中任一个出现故障,可用其余N个磁盘的内容计算出故障磁盘的正确数据。四、（共18分）1 .答:程序直接控制方式在用户程序中:妾使用I/O指令完成输入输出操作,它是由CPU通过査询设备的运行状态，来控制数据传送过程。其优点是控制简单,容易实现。缺点是CPU工作效率低,实时性差,计算机系统可靠性不程序中断方式是指由被读写的设备主动报告CPU它是否已进入准备好状态,CPU就不必花费时间去循环测 试,而是在接收到外设的中断请求后转去进行输入输出处理的。其优点是实现CPU与外设并行工作,大
26、大提高了 CPU的工作效率,增强计算机系统的实时性,提高了计算机系统的可靠性。直接存储器访问方式是种由硬件执行!/O操作的传送方式。其优点是实现数据的高速传送,又减少了对CPU的打扰,提高了 CPU的工作效率。2.比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所见下表。优点缺点应用场合针式打 印机对打印纸无特殊要求,可打印多层复印纸,价格低,打印成本低计打印速度慢噪声大算机組成原理词通常打印;需打印多层复 :题纸的场合、冊（三 荘豐評緬懿1分）:調翳褊落式中不给出操打印成本高極艇騷儲最广泛应用来自A . S激光式打印削,普M呼權將胎好:蠹J速度最快聯最低颜和欢栈顶:需用质量好的复印
27、纸;价格最高;打印成本最高因价格贵，普及程度低， 一般应用于特殊场 合D ,累加器。2 .可区分存储单元中存放的是指令还是数据。A.存储器;B .运算器;C ,控制器;3 .所谓三总线结构的计算机是指。A ,地址线、数据线和控制线三组传输线。B . I/O总线、主存总统和DMA总线三组传输线;C . I/O总线、主存总线和系统总线三组传输线;D.设备总线、主存总线和控制总线三组传输线。4 .某计算机字长是32位,它的存储容量是256KB ,按字编址,它的寻址范围是.A.128K ;B.64K ;C.64KB ;D.128KBO5 .主机与设备传送数据时,采用 主机与设备是串行工作的。A.程序查
28、询方式;B.中断方式;C . DMA方式;D.通道。6 ,在整数定点机中,下述第种说法是正确的。A ,原码和反码不能表示-1 ,补码可以表示1 ；B ,三种机器数均可表示1 ；C ,三种机器数均可表示1 1且三种机器数的表示范围相同;D ,三种机器数均不可表示1。7 .变址寻址方式中,操作数的俄地址是A,基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址;C.变址寄存器内容加上形式地址；D .以上都不对。8 .向量中断是0A.外设提出中断;8 .由硬件形成中断服务程序入口地址;C.由硬件形成向量地址,再由向量地址找到中断服务程序入口地址D ,以上都不对。9 .个节拍信号的宽度是
29、指。A.指令周期;B.机器周期;C.时钟周期;D ,存储周期。10 .将微程序存储在EPROM中的控制器是控制器。A.静态微程序;B ,毫微程序;C.动态微程序;D .微程序。11 .隐指令是指。A,操作数隐含在操作码中的指令;B,在个机器周期里完成全部操作的指令;C.指令系统中已有的指令;D .指令系统中没有的指令。12 .当用个16位的二逬制数表示浮点数时,下列方案中第一种最好。A .阶码取4位（含阶符1位）,尾数取!2位（含数符1位）；B .阶码取5位（含阶符1位）,尾数取11位（含数符1位）;C .阶码取8位（含阶符1位）,尾数取8位（含数符1位）；D .阶码取6位（含阶符1位）,尾数
30、取!2位（含数符1位X13 . DMA 方式。A,既然能用于高速外围设备的信息传送,也就能代替中断方式;B,不能取代中断方式;C .也能向CPU请求中断处理数据传送;D .内无中断机制。14 .在中断周期中，由将允许中断触发器置。A.关中断指令;B,机器指令;C,开中断指令;D .中断隐指令.15 .在单总线结构的CPU中,连接在总线上的多个部件。A,某时刻只有一个可以向总线发送数据,并且只有一个可以从总线接收数据;B.某时刻只有一个可以向总线发送数据,但可以有多个同时从总线接收数据;C.可以有多个同时向总线发送病,并且可以有多个同时从总线接收嫗;D .可以有多个同时向总线发送数据,但可以有一
31、个同时从总线接收数据。16 .三种集中式总线控制中方式对电路故障最敏感。A.链式查询;B,计数器定时查询;C .独立请求;D .以上都不对.17 . 个16Kx8位的存睛器,其地址线和数据线的总和是。C . 17 ； D . 22 .18 .在间址周期中 0A.所有指令的间址操作都是相同的;B.凡是存储器间接寻址的指令,它们的操作都是相同的;C.对于存储器间接寻址或寄存器间接寻址的指令,它们的操作是不同的;D .以上都不对.19 .下述说法中是正确的。A . EPROM是可改写的,因而也是随机存储器的种;B . EPROM是可改写的,但它不能用作为随机存储器用;C . EPROM只能改写一次,
32、故不能作为随机存储器用;D . EPROM是可改写的,但它能用作为随机存储器用.20 .打印机的分类方法很多,若按能否打印汉字来区分,可分为.A .并行式打印机和串行式打印机;B.击打式打印机和非击打式打印机;C,点阵式打印机和活字式打印机;D .激光打印机和喷墨打印机。二、填空（共20分,每空1分）1 .设浮点数阶码为8位（含1位阶符）,尾数为24位（含1位数符）,则32位二进制阳浮点规格化数对应的 十进制真值范围是:最大正数为A ,最小正数为B ,最大负数为C ,最小负数为D 。2 .指令寻址的基本方式有两种,种是A寻址方式,其指令地址由B给出,另种是 C寻址方式,其指令地址由D.给出。3
33、 .在个有四个过程段的浮点加法器流水线中,假设四个过程段的时间分别是71 = 60ns,=50ns.石=90ns - Ta = 80ns.则加法器流水线的时钟周期至少为如果采用同样的逻辑电路,但不是流水线方式,则浮点加法 所需的时间为B 。4 .个浮点数,当其尾数右移时,欲使其值不变,阶码必须A 0尾数右移1位,阶码 B .5 .存储器由8.）个模块组成,每个模块有自己的A 和B寄存器,若存储器采用C 编址,存储器带宽可增加到原来的 D 倍。6 .按序写出多重中断的中断服务程序包括A B C D和中断返回几部分。三、名词解释（共10分,每题2分）1 .微操作命令和微操作2 .快速缓冲存储器3
34、.基址寻址4 .流水线中的多发技术5 .指令字长四、计算题（5分）设机器数字长为8位（含1位符号位）,设/1 =2,8= 一号,计算士回补,并还原成真值。五、简答题（共20分）1 .异步通信与同步通信的主要区别是什么,说明通信双方如可联络。（4分）2 .为什么外围设备要通过接口与CPU相连?接口有哪些功能?（ 6分） 六、问答题（共15分）1 .设CPU中各部件及其相互连接关系如下图所示。图中W是写控制标志,R是读控制标志,Ri和R2是暂存器。（8分）(1)假设要求在取指周期由ALU完成(PC) + 1 -PC的操作(即ALU可以对它的个源操作数完成加1的运算! 要求以最少的节拍写出取指周期全
35、部微操作命令及节拍安排。(2 )写出指令ADD # a( #为立即寻址特征,隐含的操作数在ACC中)在执行阶段所需的微操作命令及节拍 安排。2 . DMA接口主要由哪些部件组成?在数据交换过程中它应完成哪些功能?画出DMA工作过程的流程图(不包括预处理和后处理)七、设计题(10分)设CPU共有!6根地址线,8根数据线,并用疝反作访存控制信号(低电平有效),用诉作读写控制信号(高 电平为读,低电平为写!现有下列芯片及各种门电路(门电路自定),如图所示。画出CPU与存储器的连接图,要求:(1)存储芯片地址空间分配为:最大4K地址空间为系统程序区,相邻的4K地址空间为系统程序工作区,最小 16K地址
36、空间为用户程序区;(2)指出选用的存储芯片类型及数量;(3 )详细画出片选逻辑。AmA,A“7413瞬码器G -Gza-Gzb为控制端 C.B.A为变卮控制端 1爾为输出端ROM: 2K *8 位 咏位32K地RAM: IK“位 2K *8 位 來8位I6KT 位 4K 4位(1)主存地址空间分配:6000H67FFH为系统程序区;6800H6BFFH为用户程序区。(2)合理选用上述存储芯片,说明各选几片?(3 )详细画出存储芯片的片选逻辑图。答案:、选择题(共20分,每题1分)1 . C 2 . C 3 . B 4 . B 5 . A10 . A 11 . D 12 . B15 . B 16
37、 . A 17 . D 18 . C 19 . B 20 . C二、填空（共20分,每空1分）1 . A . A . 2127(1-2 - 23)B . 2 -129C . 2128(一2-1 - 2-23)。.B.程序计数器C.跳跃D ,指令本身B . 280ns4 . A . A .增加B 加15 . A .地址B .数据C .模/nD . mB .开中断C.设备服务D.恢复现场三、名词解释（共10分,每题2分）1 .微操作命令和微操作答:微操作命令是控制完成微操作的命令;微操作是由微操作命令控制实现的最基本操作。2 .快速缓冲存储器答:快速缓冲存储器是为了提高访存速度,在CPU和主存之间
38、增设的高速存储器,它对用户是透明的。只要将CPU 最近期需用的信息从主存调入缓存,这样CPU每次只须访问快速缓存就可达到访问主存的目的,从而提高了访存速度。 3.基址寻址答:基址寻址有效地址等于形式地址加上基址寄存器的内容。4 .流水线中的多发技术答:为了提高流水线的性能,设法在个时钟周期（机器主频的倒数）内产生更多条指令的结果,这就是流水线中的 多发技术。5 .指令字长答:指令字长是指机器指令中二进制代码的总位数。四、（共5分）计算题 答:/+回补= 1.1011110,4+8 =（ -17/64 ）4回补=1.1000110 , A-B= （ 35/64 ）五、简答题（共20分）1 .(4
39、分)答:同步通信和异步通信的主要区别是前者有公共时钟,总线上的所有设备按统的时序,统一的传输周期进行信息 传输,通信双方按约定好的时序联络。后者没有公共时钟,没有固定的传输周期,采用应答方式通信,具体的联络方 式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系;半互锁方式通信双方有简单的制约关系; 全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。2 . (6分,每写出种给1分,最多6分)答:外围设备要通过接口与CPU相连的原因主要有:(1) 一台机器通常配有多台外设,它们各自有其设备号(地址),通过接口可实现对设备的选择。(2)1/0设备种类繁多,速度不一,与CP
40、U速度相差可能很大,通过接口可实现数据缓冲,达到速度匹配。(3)1/0设备可能串行传送数据,而CPU 一般并行传送,通过接口可实现数据串并格式转换。(4)1/0设备的入/出电平可能与CPU的人/出电平不同,通过接口可实现电平转换。(5 ) CPU启动I/O设备工作,要向外设发各种控制信号,通过接口可传送控制命令。(6)1/0设备需将其工作状况(忙、就绪、错误、中断请求”等)及时报告CPU ,通过接口可监视设备 的工作状态,并保存状态信息,供CPU查询。可见归纳起来,接应具有选址的功能、专送命令的功能、反映设备状态的功能以及传送数据的功能(包括缓冲、 数据格式及电平的转换X4.(5分)答:(1)
41、 根据IR和MDR均为16位,且采用单字长指令,得出指令字长!6位。根据105种操作,取操作码7 位。因允许直接寻址和间接寻址,且有变址寄存器和基址寄存器,因此取2位寻址特征,能反映四种寻址方式。最后 得指令格式为:7270PMAD其中0P操作码，可完成105种操作;M寻址特征，可反映四种寻址方式;AD形式蜒。这种格式指令可直接寻址27 = 128 , 一次间址的寻址范围是216 = 65536.(2 )双字长指令格式如下:7270PMADiad2其中 OP、M的含义同上;AD1IIAD2为23位形式地址。这种格式指令可直接寻址的范围为223 = 8M。(3 ) 容量为8MB的存储器,M DR
42、为16位,即对应4M x 16位的存储器。可采用双字长指令,直接访问4M 存储空间,此时MAR取22位;也可采用单字长指令,但Rx和Rb取22位,用变址或基址寻址访问4M存储空间。 六、(共15分)问答题1 .(8分)答:(1)由于(PC) + 1-PC需由ALU完成,因此PC的值可作为ALU的一个源操作数,靠控制ALU做+1运算得 到(PC) + 1 ,结果送至与ALU输出端相连的R2 ,然后再送至PC。此题的关键是要考虑总线冲突的问题,故取指周期的微操作命令及节拍安抖校口下:7b PC-MAR , 1-R兀 M(MAR)-MDR , (PC) + IF2T2 MDR-IR ,P(IR)t微
43、操作命令形成部件Ti R2 - PC(2)立即寻址的加法指令执行周期的微操作命令及节拍安排如下:7b Ad(IR)-Ri;立即数一RiTi (Ri) + (ACC) - R2 ；ACC 通过总线送 ALUT2 R2TAec;结果ACC2 .( 7分)答:DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中,DMA接口的功能有：(1)向CPU提出总线请求信号;(2 )当CPU发出总线响应信号后,接管对总线的控制;（3）向存储器发地址信号（并能自动修改地址指针）；（4 ）向存储器发读/写等控制信号,进行数据传送;（5 ）修改字计数器,并根据传送字数,判断DMA传送是否结束;（6 ）发DMA结束信号, 向CPU申请程序中断,报告组数据传送完毕。DMA工作过程流程如图所示。七、设计题（共10分）（1）主存地址空间分配.（2分）Ais . An . A?Ao111111111110 111111111最大4K 2Kx8位ROM 2片00000000000相邻4K4Kx