《(计算机组成原理)TEC-5教师实验指导书.docx》由会员分享，可在线阅读，更多相关《(计算机组成原理)TEC-5教师实验指导书.docx（139页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、TEC-5计算机组成和数字逻楫实验系统实验指导书清华大学科效仪器厂前 百清华大学科教仪器厂和北京邮电大学白中英教授合作,开发出TEC5计算机组成和 数字逻辑实验系统。它适合于数字逻辑与数字系统、计算机组成原理和计算机组 织与结构三门课程的教学实验。它也可用于数字系统的设计开发,对提高学生的动手能 力,提高学生的创新设计能力都会有很大帮助。为了更好地使用TEC-5计算机组成和数字逻辑实验系统,我们编写了这本教师用 实验指导书。它是TEC5计算机组成和数字逻辑实验系统的配套资料。本书对计算机组 成原理课程提供了 6个实验，其中5个基本实验，1个课程设计;对数字逻辑与数字系统 课程提供了 15个实验
2、,其中11个为基本实验，4个为综合实验（课程设计）。对每个实 验提供了接线图、实验步骤及实验结果;对5个课程设计或综合实验提供了参考方案。当 然,每个实验的接线方法或者源程序绝不是唯一的，实验结果也会有所不同。本书提供的 接线图和源程序只是许多接线方法、源程序中的一种,只能作为参考。这些接线图、源程 序和实验结果都经过实际实验验证。本书的目的是希望减少教师设计、准备、调试实验的 劳动,让教师把主要精力集中在提高教学质量上。各位老师在使用中如果发现错误和不妥 之处，欢迎提出宝贵意见，以便将来改进。除了本书外,TEC5计算机组成原理和数字逻辑实验系统还有配套资料计算机组 成与结构题解、题库、实验,
3、数字逻辑与数字系统题解、题库、实验,计算机组成原 理题解、题库、实验。它们是科学出版社出版的学生用书,由北京邮电大学的白中英教 授和我们共同编写，可作为TEC5计算机组成和数字逻辑实验系统的使用说明书。敬请读者提出宝贵意见。编者:杨春武于艳丽2004年12月目 录第一章TEC-5计算机组成和数字逻辑实验系统介绍3第二章ISPEXPERT编程软件入门142. 1ISPEXPERT 使用概述142.2 建立由ABEL-HDL源文件组成的设计172.3 建立由原理图源文件组成的设计211.1 4混合设计及层次导航282.5 编译、模拟与器件适配292.6 下载32第3章计算机组成原理实验353.I运
4、算器组成实验351.2 2双端口存储器原理实验403.3 数据通路组成实验443.4 常规型微程序控制器组成实验503.5 CPU组成与机器指令执行周期实验643.6 硬连线控制器的设计与调试（课程设计）72第四章数字逻辑和数字系统实验824.1 基本逻辑门逻辑实验824.2 TTL, HC和HCT器件的电压传输特性841.3 3三态门实验881.4 数据选择器和译码器901.5 全加器构成及测试921.6 组合逻辑中的冒险现象941.7 触发器961.8 简单时序电路1001.9 计数器1061.10 10四相时钟分配器1104. 11通用逻辑阵列（GAL） 1124. 12简单电子琴（综合
5、实验）1154. 13简易频率计（综合实验）1184. 14交通灯实验（综合实验）1234. 15电子钟实验（综合实验）129第一章TEC-5计算机组成和数字逻辑实验系统介绍TEC-5实验系统由北京邮电大学计算机学院、清华大学科教仪器厂联合研制。它适用 于计算机组成原理、计算机组织和结构和数字逻辑和数字系统三门课程的实验 教学,是种多用仪器。该仪器将提高学生的动手能力,提高学生对计算机整体和各组成 部分的理解,提高学生对数字系统和计算机系统的综合设计能力。、TEC-5实验系统的特点1 .采用单板式结构、计算机模型采用8位,简单、实用。计算机模型分为数据通路、 控制器、时序电路、控制台、数字逻辑
6、实验区五部分。各部分之间采用可插、拔的 导线连接。2 .指令系统采用4位操作码,容纳16条指令,已实现了加、减、逻辑与、存数、取数、 条件转移、10输出和停机8条指令，指令功能非常典型。其他8条指令备用。3 .数据通路采用双端口存储器作为主存，实现了数据总线和指令总线双总线体制,体 现了当代CPU的设计思想。4 .运算器中ALU由2片74181实现。4个通用寄存器由1片ispLSI1016组成,设计新 颖。5 .控制器采用微程序控制器和硬连线控制器两种类型,体现了当代计算机控制器设计 技术的完备性。6 .控制存储器中的微代码可以通过PC机下载，省去插、拔EEPR0M芯片。7 .实验台上提供了一
7、片在系统编程器件ispLSI1032,学生在PC机设计好组合逻辑控制 器方案后下载到isPLSI1032中，isPLSI1032就构成了新的控制器。控制器的设计并 实现对提高计算机综合设计能力会有很大帮助。ispLS 11032也可用于数字逻辑和数 字系统的设计。8 .控制台包含8个数据开关，用于置数功能;16个双位开关，用于置信号电平:控制 台有复位和启动二个单脉冲发生器，有单拍、单步二个开关。控制台有5种操作: 写存储器,读存储器,读寄存器,写寄存器,启动程序运行。9 .微程序控制器中的微代码输出、微地址总线、程序地址总线、数据总线、存储器地 址总线、进位、双端口存储器的读、写冲突位BUS
8、YL#和BUSYR#等都有指示灯,便于 查看指令的执行过程。10 .数字逻辑和数字系统实验部分除上述可用的一片ISP1032、16个电平开关和2个单 脉冲按钮（复位和启动）外，还有12个指示灯，11个双列直插插座，5个8432编 码驱动的数码管,1个直接驱动的数码管,1个喇叭。时钟信号源有500KHz,50KHz, 5KHzo11 .电源部分具有抗电源对地短路能力。二、TEC-5实验系统的组成TEC-5实验系统由以下几个部分组成;控制台数据通路控制器时序电路数字逻辑实验区电源模块下面分别对各组成部分予以介绍。三、 电源电源部分由一个电源、个电源插座、个电源开关和一个红色电源指示灯组成。电 源通
9、过四个螺钉安装在实验箱底部,它输出+5V电压,最大负载电流3A,具有抗+5V对 地短路功能。电源插座用于接交流220V,插座内装有保险丝。电源开关接通时,模块电 源输出+5V,红色指示灯点亮。四、时序发生器时序发生器产生计算机模型所需的时序和数字逻辑实验所需的时钟。时序电路由一个 500KHz 晶振、2 片 GAL22V10(U64、U66)、一片 74LS390(U65)组成。根据本机设计，执 行一条微指令需要4个节拍脉冲Tl、T2、T3、T4,执行一条机器指令需要三个节拍电位 Wl、W2、W3,因此本机的基本时序如下:MF JWLTUTTLnJWLrUWLrLT1|1|1T2 T3口厂T4
10、 - 1r_ 1n rW1 J IW2 I W3 图1.1基本时序图图中，MF是晶振产生的500KHz基本时钟，Tl、T2、T3, T4是数据通路和控制器 中各寄存器的节拍脉冲信号，印制板上已将它们和相关的寄存器相连。Tl、T2、T3、T4 既供微程序控制器使用,也供硬连线控制器使用。Wl、W2、W3只供硬连线控制器做节 拍电位信号使用。另外,供数字逻辑实验使用的时钟50KHz和5KHz由MF经一片74LS390 分频后产生。五、数据通路TEC-5的数据通路采用了数据总线和指令总线双总线形式。它还使用了大规模在系统 编程器件作为寄存器堆,使得设计简单明了，可修改性强。图1.2是数据通路总体图,
11、下面介绍图中各个主要部件的作用。1 .运算器ALU运算器ALU由两片74LS181(U55和U60)组成,其中U60进行低4位运算,U55进 行高4位运算。在选择端M和S0-S3控制下，ALU对数据A、B进行各种算术、逻辑运 算。有关74181运算的具体操作，请看74181的资料和教科书。当LDRi=l时，在T3的 上升沿寄存器C (U57A)保存运算产生的进位标志信号。2 .运算操作数寄存器DR1和DR2 (U47、U48)DR1 (U47)和DR2(U48)是运算操作数寄存器，DR1和ALU的A 相连,DR2和 ALU的B 口相连。DR1和DR2各由一片74LS273构成。当LDDR1/L
12、DDR2= 1时，在 T2上升沿，DR1/DR2接收来自通用寄存器堆A/B端口的数据。3 .双端口通用寄存器堆RF (U54)双端口通用寄存器堆RF由一片ispLSI1016 (U30)构成,其中包含4个8位寄存器 (RO、RI、R2、R3),有三个控制端口:两个控制读操作，个控制写操作，三个端口可 以同时操作。由RD1、RDO选中的寄存器的数据从A端口读出，由RSI、RSO选中的寄 存器的数据从B端口读出;WRI、WRO选择要写入的寄存器。LDRi控制写操作，当LDRi =1时，在T3上升沿将数据总线DBUS上的数据写入由WRI、WRO选中的寄存器。从RF的A端口读出的数据直接送DR1。由B
13、端口读出的数据直接送DR2之外，还 可以送数据总线DBUS。当RS一BUS#=O时,允许B端口数据送DBUS。4 .双端口存储器RAM双端口存储器RAM由一片IDT7132(U44)及少量控制电路构成。IDT7132是2048字 节的双端口静态随机存储器,本实验系统实际使用256字节。IDT7132的两个端口可以同 时进行读、写操作。在本实验系统中，RAM左端口连接数据总线DBUS,可进行读、写 操作;右端口连接指令总线!BUS,输出到指令寄存器，作为只读端口使用。!DT7132 有6个控制引脚,CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER# 控制右端口的读
14、写操作。CEL#为左端口选择引脚,低电平有效；当CEL#=1时,禁止对 左端口的读、写操作。LR/W#控制对左端口的读写，当CEL#=0且LR/W#=1时,左端口 进行读操作；当CEL#=0且LR/W#=0且T2为高时，左端口进行写操作。OEL#的作用等 同于三态门,当CEL#=0且OEL#=0时，允许左端口读出的数据送到数据总线DBUS上; 当OEL#=1时，禁止左端口的数据放到DBUS。为便于理解，在以后的实验中,我们将 OEL#引脚称为RAM-BUS#。控制右端口的三个引脚与左端口的三个完全类似，不过只使 用了读操作,在实验板上已将RR/W#固定接高电平,OER#固定接地。当CER#=0
15、时，右 端口读出的数据(更确切的说法是指令)放到指令总线!BUS上，然后当LDIR=I时在T3 的上升沿打入指令寄存器IR。所有数据/指令的写入都使用左端口，右端口作为指令端口， 不需要进行数据的写入。左端口读出的数据放在数据总线DBUS上，由数据总线指示灯DBUS7-DBUS0显示。 右端读出的指令放在指令总线!BUS上，由指令总线指示灯!BUS7-IBUS0显示。5 .地址寄存器AR和程序计数器PC存储器左端口的地址寄存器AR(U53、U59)和右端口的地址寄存器PC(U52、U45)都 使用2片74LSI63,具有地址递增的功能。PC是程序计数器，提供双端口寄存器右端口 地址，U52是低
16、4位，U45是高4位，具有加载数据和加I功能。AR是地址寄存器,提 供双端口存储器左端口地址，U53是低4位，U59是髙4位，具有加载数据和加I功能。 AR中的地址用地址AR指示灯AR7-AR0显示，PC中的地址用程序计数器PC指示灯PC7-PC0 显示。当LDAR#=O时,AR在T2时从DBUS接收来自SW7SWO的地址;当AR+1 = 1 时,在T2的上升沿存储器地址加1。注意:LDAR#和AR + 1两个控制信号不能同时有效。 在下一个时钟周期，令CEL#=O, LR/W#=O,则在T2节拍进行写操作,将SW7-SWO 设置的数据经DBUS写入存储器。当LDPC#=O时,PC在T2时从D
17、BUS接收来自SW7 SWO的地址，作为程序的启 动地址;当一条机器指令开始执行时,取指以后,PC + 1 = 1,程序计数器给出下一条指 令的地址。注意:LDPC#和PC + 1两个控制信号不能同时有效。6 .指令寄存器IR指令寄存器是一片74LS273 （U46）=当LDIR = 1时，在T3的上升沿，它从双端 存储器的右端口接收指令。指令的操作码部分IR7IR4送往控制器译码,产生数据通 路的控制信号。指令的操作数部分送往寄存器堆RF,选择参与运算的寄存器。IRI、0 与RD1、RDO连接,选择目标操作数寄存器;R3、IR2与RS1、RSO连接，选择源操作 数寄存器。IR1、0也与WRI
18、、WRO连接,以便将运算结果送往目标操作数寄存器。表1机器指令系统名称助记符功能指令格式IR7IR6IR5IR4IR1IROIR3 IR2加法ADD Rd, RsRd + RsRd0000Rsl RsORdl RdO减法SUB Rd, RsRd - RsRd0001Rsl RsORdl RdO逻辑与AND Rd, RsRd & RsRd0010Rsl RsORdl RdO存数STA Rd, RsRdf Rs0011Rsl RsORdl RdO取数LDA Rd, RsRs-* Rd0100Rsl RsORdl RdO条件转移JC R3若C=1则R3一 PC01011 1X X停机STP暂停执行0
19、110X XX X输出OUT RsRsf DBUS0111Rsl RsOX X本实验系统设计了 8条机器指令，均为单字长（8位）指令。指令功能及格式如表1 所示。其中的X代表随意值；RS1、RSO是寄存器堆B端口读出的源选择信号；RD1、RDO 是寄存器堆A端口读出的目标选择信号,WRI、WRO是写入的寄存器的选择信号。在实 验中,需要将IR3-IR0这些操作数选择信号与RF对应引脚连接好。六、 控制器控制器用来产生数据通路操作所需的控制信号。TEC-5提供了一个微程序控制器,以 便能进行计算机组成原理基本实验。在进行课程设计时,学生可设计自己的控制器。图 1.2是控制器框图。1 .控制存储器
20、控制存储器由 4 片 HN58c65 （U35、U36、U37、U38）构成。HN58c65 是 E?PROM, 存储容量为8K字节,本实验系统只使用了 64字节。微指令格式采用水平型,微指令字长31位,其中顺序控制部分9位:判别字段3位,后继微地址6位。操作控制字段22位, 各位进行直接控制。判别标志位P0和控制台操作开关SWC、SWB、SWA 一起确定控制台指令微程序的 分支,完成不同的控制台操作;P1与指令操作码（IR的高4位）一起确定机器指令微程 序的分支，转向各种指令的不同微程序流程。P2与进位标志C 一起确定条件转移指令。操作控制字段22位，采用直接表示法,控制数据通路的操作。信号
21、名带#者为低电平 有效。fl t53 t t t2Q3 fltSQU t#S8,MSt fl3WO flfl#uu M Al t tS21S3t法TJ冲P2P1喳忸惶惶室PO|:!IR7-IR4图1.2控制器框图表1.2控制信号表S3, S2, SI, SO选择运算器的运算类型。M选择运算器的运算模式:M=0,算术运算:M=l,逻辑运算。Cn#运算器最低位的+1信号。为。时，运算器最低位有进位。LR/W#当LR/W#=1且CEL#=0时，对双端口存储器左端口进行读操作;当LR/W#=0且CEL#=O时，在T2节拍对左端口进行写操作。CEL#双端口存储器左端口使能信号。为时允许对左端口读、写。C
22、ER#双端口存储器右端口使能信号。为。时将指令送往指令总线IBUS。RAM_BUS#存储器数据送数据总线DBUS信号，为时将双端口存储器左端口 数据送DBUSoALU_BUS#ALU输出三态门使能信号，为时将ALU运算结果送DBUS。RS_BUS#通用寄存器右端口三态门使能信号,为0时将RF的B端口数据送DBUSoSW_BUS#控制台输出三态门使能信号，为0时将控制台开关SW7-SW0数据送 DBUSoLDRi双端口寄存器堆写入信号,为1时将数据总线上的数据在T3的上升沿写入由WRI、WRO指定的个寄存器。LDDR2对操作数寄存器DR2进行加载的控制信号,为1时在T2的上升沿将由RSI、RSO
23、指定的寄存器中的数据打入DR2。LDDR!对操作数寄存器DR1进行加载的控制信号,为1时在T2的上升沿将由RD1、RDO指定的寄存器中的数据打入DR1。LDAR#对地址寄存器AR进行加载的控制信号。为时在T2的上升沿将数据总线上的数据打入地址寄存器ARoAR+!对AR进行加1操作的电位控制信号。为1时在T2的上升沿使AR的值加1。LDPC#对程序计数器PC进行加载的控制信号。为时在T2的上升沿将数据总线上的数据打入程序计数器PC。PC+!对PC进行加1操作的电位控制信号。为1时在T2的上升沿使PC的值加!.LDIR对指令寄存器进行加载的控制信号。为1时在T3的上升沿将指令总线IBUS上的数据打
24、入指令寄存器!R.TJ停机指令,暂停微程序运行。2 .微地址寄存器U AR (U33)微地址寄存器u AR是1片74LS174,对控制存储器提供微程序地址。当CLR#=O时, 将异步清零,使微程序从000000B开始执行。在每一个T1的上升沿,新的微指令地址打 入微地址寄存器中。微地址由指示灯uA5-uA0显示。3 .微地址转移逻辑(U21、U24, U26, U20)微地址转移逻辑产生后继微程序地址,它由两片74LS32和两片74LS08构成。微地 址转移逻辑的信号来源是:控制存储器产生的后继微指令地址M AO-u A5,判别标志位P0、 Pl、P2,指令操作码IR4-IR7,进位标志C,还
25、有控制台操作码SWC、SWB、SWA。七、控存EEPROM的改写TEC-5中的4片EEPROM (CM0-CM3, U35-U38)是控存，里面装有TEC-5微程序的微代 码。由于它是电可擦除和编程的EEPROM,因此可以实现不用将CM0-CM3从插座上取出就 能实现对其编程的目的。为此我们在TEC-5上用1片单片机芯片89s52 (U39)和一些附加 电路实现了不用拔出CM0-CM3就能对其编程,从而改写这些EEPROM中微代码的目的。89s52 中包含一个监控程序，它负责通过串行口和PC机通讯,向PC机发出提示信息、接收命令 和数据,并根据接收到的命令(0, 1,2, 3)决定将随后收到的
26、64个数据写入指定的EEPROMo 命令、1、2、3指定写那个器件，0对应CM0,l对应CMl,2对应CM2,3对应CM3。64个 字节的数据将写入指定EEPROM的前64个单元(地址00H-3FH)o 1. TEC-5的两种工作方式TEC-5的计算机组成原理实验部分有两种工作方式，种叫正常工作方式,一种叫编 程工作方式。当编程开关(在U39 89S52的下面)拨到正常位置时，TEC-5的计算机部 分可以正常做实验，CM0-CM3只受控制器的控制,它里面的微代码正常读出,供数据通路 使用。当编程开关拨到编程位置时，CM0-CM3只受单片机89S52的控制,用来对4片EEPROM 编程。在编程状
27、态下,不能做计算机组成原理的实验。出厂时编程开关处于正常状态。注意:做计算机组成原理实验时编程开关一定要处于正常位置。2 .编程软件一串口调试助手2. 2简介在PC机上运行的和TEC-5通讯的编程软件是串口调试助手。下面对该软件做些简单 介绍。通过双击出厂时提供的该软件的图标,即出现该软件的界面。图1.3是该软件的界 面。此软件很简单,一看就知道怎么用,在这里简单说下需要注意的地方。首先,串口需要设置。如果你的机器就一个串口,那就不用管了,要是有1个以上的 串口,那就看看你此时通讯用的是哪个了。串口的设置要和PC机上使用的编程下载串 致。其次，波特率等参数要保证和89s52里的下载软件中的一致
28、。即波特率为1200波特, 数据位8位，无校验位,停止位1位。这些参数设置不正确将无法通讯。再次，窗口下部空白区为PC数据发送窗口,其上面较大的空白区为PC数据接收窗口。 最后，需要时刻注意按钮关闭串口的状态。图1.3串调试助手界面3 . CM0-CM3的下载步骤: 在TEC-5关闭电源的情况下,用出厂时提供的RS232串口线将TEC-5实验仪的串口与 主机的串口连接起来。TEC-5上的编程开关拨到编程位置，将串口调试助手程序打开,设 置好参数,打开电源,按一下复位键RESET。软件的接收区此时会显示（WAITING FOR COMMAND .,请在数据发送区写入0, 按手动发送按钮,将命令发
29、送给89s52,表示通知它要写CMO文件了。数据接收区会出现PLEASE CHOOSE A CM FILE,请通过按钮选择发送文件选择 要写入CMO的二进制文件，文件必须是“ BIN”格式，长度为64字节。然后点击发送文 件按钮将文件发往89s52。89s52接收数据并对CMO编程,然后它读出CMO的数据和从 PC机接收到数据比较,不管正确与否，89s52都向PC机发出结果信息,在串口调试助手 软件数据接收窗口显示出来。等待文件发送完毕的提示（注意看软件的最底下的状态行和数据接收区），请注意看数 据接收区的命令提示，重复一步骤,分别输入命令1、2、3,同时,应分别选 择CM1、CM2、CM3文
30、件,对相应的EEPROM编程。CM1、CM2、CM3全部编程完后, 按RESET按钮结束编程。最后将TEC-5上的编程开关拨到正常位置。注意:对CMO、CM1, CM2、CM3的编程顺序无规定,只要在发出器件号后紧跟着 发送该器件的编程数据（文件）即可。例如,可以按CM3、CM2、CMO、CM1的顺序编 程。编程也可以只对个或者几个EEPROM编程,不一定对4个EEPROM全部编程，只 要编程结束后按RESET按钮结束编程，最后将TEC-5上的编程开关拨到正常位置即可。八、 控制台控制台由若干拨动开关和指示灯组成,用于设置控制台指令、人工控制数据通路、设 置数据代码信号和显示相关数据组成等。1
31、 .数据开关SW7-SW0位数据开关，通过U49 （74LS244）接到数据通路部分的数据总线DBUS上，用于 向数据通路中的寄存器和存储器置数。当SW_BUS#=O时，SW7-SW0的数据送往数据 总线DBUS。开关拨到上面位置时输出1,开关拨到下面位置时输出0。SW7对应DBUS 最高位，SW0对应DBUS最低位。2 .模拟数据通路控制信号开关K15-K0拨动开关，拨到上面位置输出1,拨到下面位置输出。实验中用于模拟数据通路部 分所需的电平控制信号。例如,将K1与LDDR1相连,则K1拨到上面位置时，表示LDDR1 为1。这些开关在数字逻辑与数字系统实验时也作为电平输入开关。3 .数据总线
32、指示灯DBUS八个发光二极管（高四位为红，低四位为绿），指示DBUS上数据。灯亮表示1。4 .指令总线指示灯IBUS八个发光二极管（高四位为红，低四位为绿），指示IBUS上数据。灯亮表示1。5 .地址指示灯AR八个发光二极管（高四位为红，低四位为绿）,指示双端口存储器的左端口地址寄存 器内容。灯亮表示1。6 .程序计数器指示灯PC八个发光二极管（高四位为红,低四位为绿）,指示双端口存储器右端口地址。灯亮 表示1 7 . 32位微命令指示灯CM3-CM032个红色发光二极管，显示从控制存储器读出的微命令的内容。8 .其他指示灯 C、BUSYL#、BUSYR#C是进位标志指示灯。BUSYL#、BU
33、SYR#分别是RAM左右端口忙指示灯。9 .微动开关CLR#、QD按一次CLR#开关,产生一个负的单脉冲CLR#,正的单脉冲CLR。CLR#对全机进 行复位。CLR#到时序和控制器的连接已经在印制板上实现,控制存储器和数据通路部分 不使用CLR#。按一次QD按钮，产生一个正的启动脉冲QD和负的单脉冲QD#。QD使 机器运行。QD到时序电路的连接已在印制板上实现。10 .单拍、单步开关DP、DBDP （单拍）、DB （单步）是两种特殊的非连续工作方式。当DP=1时，计算机处于 单拍工作方式，按一次QD按钮，只发送组时序信号T1-T4,执行一条微指令。DB方 式只对硬连线控制器适用,当DB = 1
34、时,按一次QD按钮，发送组W1-W3,执行一条 机器指令。注意:这两个开关任何时刻只能有一个置1。当DP=O且DB=O时,TEC-5处 于连续工作方式,按QD按钮,TEC-5连续执行双端口 RAM中存储的程序。11 .控制台操作开关SWC、SWB、SWA三个专用开关SWC、SWB、SWA定义了 TEC-5实验系统的五个控制台指令的功能。 控制台操作开关SWC、SWB、SWA主要用于CPU组成与机器指令执行实验。开关主要 五个控制台指令的定义如下:表1.3控制台工作方式SWCSWBSWA操作000启动程序（PR）001写存储器（WRM）010读存储器（RRM）011写寄存器（WRF）100读寄存
35、器（RRF）在按复位按钮CLR#后,TEC-5复位，根据SWC、SWB, SWA状态来选择工作方式。在控 制台工作方式,必须使DP=O, DB=O启动程序（PR）：按下复位按钮CLR#后，微地址寄存器清零。这时，置SWC=O、 SWB=O、SWA=O,用数据开关SW7SWO设置RAM中的程序首地址，按QD按钮后, 启动程序执行。写存储器（WRM）:按下复位按钮CLR#,置SWC=O、SWB=O、SWA=1在SW7 -SWO中置好存储器地址，按QD按钮将此地址打入AR。在SW7-SW0置好数据， 按QD,将数据写入AR指定的存储器单元,这时AR加1。返回。依次进行下去, 直到按复位键CLR#为止
36、。这样就实现了对RAM的连续手动写入。这个控制台操作的主要 作用是向RAM中写入自己编写的程序和数据。读存储器（RRM）:按下复位按钮CLR#,置SWC=O、SWB = 1、SWA=0。在SW7 -SWO中置好存储器地址，按QD按钮将此地址打入AR, RAM此地址单元的内容读至 DBUS显示。按QD按钮，这时AR加1, RAM新地址单元的内容读至DBUS显示。 返回。依次进行下去,直到按复位键CLR#为止。这样就实现了对RAM的连续读出显示。 这个控制台操作的主要作用是检查写入RAM的程序和数据是否正确。在程序执行后检查 程序执行的结果（在存储器中的部分）是否正确。寄存器写操作（WRF）:按下
37、复位按钮CLR#,置SWC=O、SWB = 1、SWA=1。首 先在SW7SWO置好存储器地址，按QD按钮,则将此地址打入AR寄存器和PC寄存器。 在SW1、SW0置好寄存器选择信号WRI、WR0,按QD按钮，通过双端口存储器的右 端口将WRI、WR0 （即SW1、SWO）送到指令寄存器IR的低2位。在SW7-SWO中 置好要写入寄存器的数据:按QD按钮，将数据写入由WR1、WR0指定的寄存器。返 回继续执行，直到按复位按钮CLR#。这个控制台操作主要在程序运行前，向相关的通 用寄存器中置入初始数据。寄存器读操作（RRF）:按下复位按钮CLR#,置SWC=1、SWB=O、SWA=O。首 先在S
38、W7-SW0置好存储器地址，按QD按钮,则将此地址打入AR寄存器和PC寄存器。 在SW3、SW2置好寄存器选择信号RSI、RSO,按QD按钮，通过双端口存储器的右端 将RSI、RSO （即SW3、SW2）送到指令寄存器IR的第3、2位。RSI、RSO选中的寄 存器的数据读出到DBUS上显示出来。返回继续下去,直到按复位键CLR#为止。这 个控制台操作的主要作用是在程序执行前检查写入寄存器堆中的数据是否正确,在程序执 行后检查程序执行的结果（在寄存器堆中的部分）是否正确。九、硬连线控制器ispLSI1032ispLSI1032是Lattice公司的1个在系统可编程器件,包含有6000个门,适用于
39、设 计大规模的数字逻辑与数字系统电路。在计算机模型实验中,它用作设计并实现硬连线控 制器，代替出厂时提供的微程序控制器。它有1个下载插座,下载时下载电缆的一端插在 下载插座上，另一端插在PC机并行口上，下载电缆将PC机和ispLSI 1032连在起。在 PC机上运行ispEXPERT工具软件,输入控制器的设计方案,进行编译、连接和适配,然 后下载到ispLS11032中去，就构成了 1个硬连线控制器。硬连线控制器和数据通路部分采 用可插、拔的导线连接。十、数字逻辑和数字系统试验区这部分为用户提供了通用的数字逻辑和数字系统实验平台。它主要包括下列部分:实 验台左半部的11个双列直插插座,ISP1
40、032在系统编程芯片及下载插座,6个数码管及其 驱动电路，12个数据指示灯，小喇叭及其驱动电路,12个拨动开关，2个单脉冲按钮。1 . 11个双列直插插座这一部分在实验台的左上部，实验时用于插中、小规模数字逻辑器件。注意:插座的 电源和地都没有连接。2 . ispLS11032它位于实验台的左下部,用于设计并实现复杂的数字逻辑或数字系统电路。它有1个 下载插座,下载时下载电缆的一端插在下载插座上,另一端插在PC机并行口上，下载电 缆将PC机和ispLS11032连在一起。在PC机上运行ispEXPERT工具软件，输入数字逻辑 或数字系统的设计方案,进行编译、连接和适配,然后下载到ispLSI1
41、032中去，就构成了 1个新的能实现设计功能的器件。数字逻辑和数字系统中的综合实验,就是用ispLSI 1032 实现的。3 .六个数码管及其驱动电路。为了能做较复杂的实验,比如电子时钟和数字频率计等实验,实验台上安装了 6个共 阳极数码管。六个数码管位于实验台的上部中间。右边5个数码管各由一片BCD七段译 码器/驱动器74LS47驱动。只需在各数码管的4个输入插孔（D为最高位，A为最低位） 接入BCD码，数码管就显示出相应数字。当测试端Test接低电平时,这5个数码管都将 显示“8”，小数点也同时点亮。最左边的一个数码管由1片74LS240驱动,可按段进行控 制。它的控制端为a、b、c、d、
42、e, f, g, h当控制端接高电平时,则相应的发光二极管 段点亮:当控制端接低电平时,相应的发光二极管熄灭。4 .小喇叭及驱动电路这部分由可控振荡电路,喇叭及其驱动电路组成。电路如图1.4所示。图1.4小喇叭及驱动电路当DZ1用短路片短路时,它是个可控声源,可做报警或者报时使用。如果“控 制”插孔接高电平，则振荡电路输出频率为2KHz左右的方波，驱动喇叭鸣叫。当控 制插孔接为低电平时,振荡电路输出低电平,喇叭不鸣叫。当短路子DZ1开路时，可从“输入”插孔向喇叭的驱动三极管基极送控制信号。 直接控制喇叭按希望的频率变化发声,做音乐实验用。5 .单脉冲按钮计算机组成原理实验中使用的启动按钮QD和
43、复位按钮CLR#,在数字逻辑和数字系 统实验中作为单脉冲按钮使用。每个按钮按下后都能输出1个正脉冲和1个负脉冲。不过 由于在计算机组成原理中,QD按钮使用的是正脉冲，CLR#按钮使用的是负脉冲，因此在 数字逻辑和数字系统实验中，最好使用QD按钮产生的负脉冲和CLR#按钮产生的正脉冲。6 .电平开关K0-K15在计算机组成原理实验中使用的模拟数据通路控制信号开关K15-K0在数字逻辑和数 字系统实验中作为普通的电平开关使用。7 . 12个发光二极管12个发光二极管位于TEC-5的下部中间位置,用于指示信号的高低电平,信号输入 孔LOL11接入高电平时,相应的二极管点亮，信号输入孔LOLU接入低电
44、平时,相应 的极管熄灭。第二章ispEXPERT编程软件入门种PLD器件能否得到广泛的应用,能否受到用户的欢迎,除了器件本身的性 能价格比之外,在很大程度上取决于它的开发环境。无论是CPLD器件,还是FPGA 器件,都要用软件工具进行设计。ispEXPERT是由Lattice公司提供的种通用电子 设计软件。它支持ABEL-HDL语言、VHDL语言、原理图三种电子设计方式,以及 这些设计方式的混合使用,从而使电子设计变得灵活简便。它能对所设计的数字电子 系统进行功能模拟和时序模拟,能对设计进行逻辑优化,并将逻辑映射到器件中去, 自动完成布局预布线,生成编程所需的熔丝图文件,通过下载电缆下载到器件
45、中。 ispEXPERT支持Lattice公司的所有ispLSI器件。ispEXPERT在Windows平台上运行，它支持层次设计，具有十分友好的人机界 面。ispEXPERT中的项目导航器引导设计步步进行，最终生成器件编程所需的 JEDEC文件，并下载到ISP器件中。项目导航器是个很好的设计工具,便于用户 跟踪软件的运行流程,许多新的电子设计软件都采用它。通过ispEXPERT软件的使 用，读者对此方法会逐步熟悉和喜欢。2. 1 ispEXPERT使用概述用ispEXPERT对可编程器件进行设计,除了确定设计思想等必需的准备工作外, 大部分可在计算机上进行。整个设计工作流程大致可分为创建新设
46、计项目、选择器件、 输入源文件或者原理图、编译与优化、逻辑模拟、连接和器件适配等若干过程。这些 过程在项目导航器引导下进行。2.1.1项目导航器ispEXPERT使用了项目(project)的概念。个项目代表个设计。个项目所 用的全部文件(源文件、中间的数据文件和结果文件)应放进个单独的目录中。项 目导航器保存设计中每一部分的过程及状态，因此用户可以省去思考操作步骤的时 间,而把精力放在设计上。图2.1展示了一个名为dem。的项目在项目导航器中的概 貌。1 .源文件窗口源文件窗口位于项目导航器左半部分，上边标有“Source in Project字样。源文件 窗口显示与项目有关的所有设计文件名。每个文件名前都有图标,以图形方式直观表 示文件的类型。例如图标中有“A”字样的是ABEL文件，图标中包含个“与门 的是原理图文件。源文件窗口最上边一行(行中有dem。字样)是项目记录本，图标 象书的样子。使用滚动条能够观察项目中的所有条目。源文件窗口中按缩进方式排列 文件名，清楚地表示出项目中各模块的层次。(1)项目记录本项目记录本又称项目标题,它指出了项目的名称。在项目导航器源文件窗口中, 项目的组织是通过将项目的全部文件收集到项目记录本中实现的。项目记录本列出了用户在设计、