六路数字抢答器.doc

《六路数字抢答器.doc》由会员分享，可在线阅读，更多相关《六路数字抢答器.doc（13页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、课 程 设 计 课程名称 电子技术综合设计与实践 题目名称 数字式抢答器 学生学院 材料与能源学院 专业班级 微电子学1班 学 号 学生姓名 许炳炼 指导教师 潘运红 2014 年 6 月 26 日广东工业大学课程设计任务书题目名称数字式抢答器学生学院材料与能源学院专业班级2012级微电子学1班姓 名许炳炼学 号一、课程设计的内容数字式竞赛抢答器二、课程设计的要求与数据设计要求包括：1. 设计1个可容纳6组参赛队的数字式抢答器，每组设1个按键，供抢答者使用；2. 当1个抢答者抢答后，其他抢答者的按钮不起作用；3. 设置1个主持人复位按键，主持人复位后，允许抢答，当某组抢答后，由数码管显示其组号

2、；4. 开始抢答后，设置一个9s的倒计时显示。若9s内有某组抢答，则计时器停止计时，显示当前计时值；若9s到时仍无人抢答，计时停止，此时不允许抢答，等待主持人复位；5. 设置1个计分电路，每组开始预置10分，由主持人计分，答对1次计1分，答错1次扣1分。三、课程设计应完成的工作1. 利用各种电子器件设计数字式竞赛抢答器； 2. 利用DE2板对所设计的电路进行验证； 3. 总结电路设计结果，撰写课程设计报告。四、课程设计进程安排序号设计各阶段内容地点起止日期1Quartus II 入门学习，熟悉设计流程实2-214，21204.282进一步学习Quartus II，讲解各设计任务及其要求，分配设

3、计任务实2-214，21205.293通过查阅资料，独立完成电路设计，提交纸质电路原理图草稿实2-214，21206.064在Quartus II和DE2板上实现设计实2-214，21206.0806.12（补加分功能）5演示和验收实2-214，21206.1006.19（补加分功能）6完成设计报告06.21五、应收集的资料及主要参考文献1阎石. 数字电子技术基础第五版 北京： 高等教育出版社 2006：169-171、175-176、182-185、217-2182 74ls192引脚图 2014.06.083zx001z 74LS系列集成块管脚图大全之三 2014.06.08发出任务书日期

4、： 2014 年 05月 29 日 指导教师签名：计划完成日期： 2014 年 06 月 21 日 基层教学单位责任人签章：主管院长签章：摘 要数字式竞赛抢答器主要由74系列集成电路组成。该抢答器除具有基本的抢答功能外,还具有倒计时和自动计分功能。主持人通过控制复位按钮来开始抢答。抢答开始后，系统将完成自动倒计时。若在规定的时间内有人抢答,则计时自动停止;若在规定的时间内无人抢答,则抢答结束。若抢答成功且回答真确（错误），则主持人可通过加分（减分）按钮相应的给队伍加1分（减1分）。关键词：抢答器 倒计时 计分目 录1 设计任务目的与要求11.1 设计目的11.2 设计要求12 模块及其原理介绍

5、12.1 编码器12.2 译码器22.2.1 74138译码器22.2.2 7447译码器22.3 SR锁存器32.4 计数器32.4.1 74292计数器32.4.2 74192计数器33 设计方案43.1 设计框图43.2 总电路图43.3 复位模块63.4 抢答模块63.5 倒计时模块73.6 计分模块74 实验结果与数据分析85 结论与问题讨论9参考文献91 设计任务目的与要求1.1 设计目的了解并学会使用简单逻辑门电路、组合逻辑电路和时序逻辑电路设计具有一定功能的电路。1.2 设计要求设计要求包括：1. 设计1个可容纳6组参赛队的数字式抢答器，每组设1个按键，供抢答者使用；2. 当1

6、个抢答者抢答后，其他抢答者的按钮不起作用；3. 设置1个主持人复位按键，主持人复位后，允许抢答，当某组抢答后，由数码管显示其组号；4. 开始抢答后，设置一个9s的倒计时显示。若9s内有某组抢答，则计时器停止计时，显示当前计时值；若9s到时仍无人抢答，计时停止，此时不允许抢答，等待主持人复位；5. 设置1个计分电路，每组开始预置10分，由主持人计分，答对1次计1分，答错1次扣1分。2 模块及其原理介绍2.1 编码器74HC148优先编码器能将8位十进制数编译成3位二进制数。EI为选通输入端，只有在EI=0时，编码器才能正常工作；而当EI=1时，所有输出端全被封锁在高电平。EO为选通输出端，只有当

7、所有的编码输入端都是高电平（即没有编码输入），且EI=0时，EO=0，否则EO=1.EO的低电平输出信号表示“电路工作，但无编码输入”。GS为扩展端，当有任何一个编码输入端有低电平输入，且EI=0时，GS=0。GS的低电平输出信号表示“电路工作，而且有编码输入”。在EI=0电路正常工作状态下，允许I0I7当中同时有几个输入端为低电平，即有编码输入信号。I7优先权最高，I0优先权最低。2.2 译码器译码器的逻辑功能是将每个输入的二进制代码一层对应的输出高、低电平信号或另一个代码。2.2.1 74138译码器74138译码器能将A2A1A0译成8个独立的电平信号Y0Y7。Y0Y7同时又是A2、A1

8、、A0这三个变量的全部最小项的译码输出，所以也将这种译码器称为最小项译码器。74138有三个附加控制端E1、E2、E3。当E3=1、E1+E2=0时译码器处于工作状态，否则译码器被禁止，所有输出端被封锁在高电平。2.2.2 7447译码器7447是适用于共阳极数码管的译码器。以ABCD表示显示译码器输入的BCD代码，以ag表示输出的7位二进制代码，并规定用0表示数码管中点亮的状态，用0表示线段的熄灭状态。根据显示字形的要求便得到了如下图所示的真值表。灯测试输入LT：当有LT=0的信号输入时，ag将全部为低电平，可是被驱动的数码管的七段同时点亮一检查数码管各段能否正常发光。平时应置LT为高电平。

9、灭零输入RBI：当输入DCBA=0000、RBI=0时，ag全为高电平，是本来应该显示的0熄灭。灭灯输入/灭零输出BI/RBO：作为输入端时，只要加入灭灯控制信号BI=0，无论DCBA的状态是什么，定可将被驱动数码管的各段同时熄灭；作为输出端时，RBO=0表示译码器已将本来应该显示的零熄灭了。2.3 SR锁存器 74279是与非门锁存器，其芯片引脚图和真值表如下图所示7 由真值表可以看出，当S1S2=0，R=1时，Q=1，当S1 S2=1，R=0时，Q=0，当S1 S2=1，R=1时，电路维持原来的状态不变。当S1S2=0，R=0时，无法断定锁存器将回到1状态还是0状态。因此，正常工作时不允许

10、输入S1S2=0，R=0的信号。2.4 计数器计数器不仅能用于对时钟脉冲计数，还可以用于分频，定时，产生街拍脉冲和脉冲序列以及进行数字运算等。2.4.1 74292计数器74292计数器可以改变时钟信号的频率。CLK1、CLK2中有一个接低电平，一个接时钟输入信号，EDCBA五位二进制数对应的最小项n，则输出时钟信号Q的频率为输入信号的1/2n。在本次课程设计中采用的是ED2板的50MHz时钟信号，则接入EDCBA=11001的信号，得到频率为50MHz/2251.49Hz的时钟信号。则时钟周期时间t=1/1.49Hz0.47s。2.4.2 74192计数器74192计数器为可逆计数器。当CL

11、R=1时，输出为0000，当CLR=0，LDN=0时，计数器将输入端DCBA的状态输送到输出端QDQCQBQA。当CLR=0，LDN=1，DN=1，UP接时钟输入信号时，计数器实现加计数器功能。当CLR=0，LDN=1，UP=1，DN接时钟输入信号时，计数器实现减计数器功能。输入输出CLRLDNUPDNDCBAQDQCQBQA1000000dcbadcba011加计数011减计数3 设计方案3.1 设计框图3.2 总电路图图3.3复位模块图中sw6为复位按钮。当按下复位按钮时，复位键产生一个低电平，两输入与门输出为0，则inst36二输入或门输出与74292输出的时钟信号相同。LDN端为低电平

12、，将DCBA=1001输送到QDQCQBQA,使得四输入或非门输出低电平，74192进行减数运算，实现9秒倒计时功能。当74148无编码时，GSN、A0N、A1N、A2N输出均为高电平，使得SR锁存器中S端均为高电平，R端均为低电平，因此，Q1Q2Q3Q4输出均为低电平。松开复位按钮，复位键产生一个高电平，而inst9二输入或门输出为低电平，则同或门输出为低电平，编码器正常工作。SR锁存器S端和R端均为高电平，Q1Q4保持低电平状态不变。图13.4 抢答模块复位后，当编码器输入端有低电平输入时，编码器对输入信号进行编码，A2NA1NA0N为输入信号对应二进制代码的反码。当A2N、A1N、A0N

13、中输出为0时，由于R端为1，则74279锁存器对应的输出端为1，而A2N、A1N、A0N中输出为1时，则锁存器输出保持原来的0不变。最终使得锁存器QCQBQA为编码信号的二进制代码。GSN为低电平，使得S4N=0、R4N=1，则Q4=1，同或门输入均为高电平，则输出为高电平，编码器停止工作。锁存器S端和R端回到高电平状态，Q1Q4保持编码时的状态不变（即Q4为高电平，Q3Q2Q1为编码信号的二进制代码）。通过显示译码器译成BCD码，连接到数码管，从而显示出抢答选手的序号。图23.5 倒计时模块由3.3复位模块可知，电路复位后，inst9两输入或门输出为0，则inst10两输入与门输出也为0，,

14、则inst36输出端与时钟信号相同，计数器正常工作。由3.4抢答模块可知，当有编码信号输入时，inst9两输入或门输出为1，使得inst36两输入与门输出也为1,74192不能正常计数而停留在抢答时刻计数器所输出的数。这样便实现了 “若9s内有某组抢答，则计时器停止计时，显示当前计时值”的要求。若无人抢答，则inst9输出为0，直到计数器倒计到0时，四输入或非门输出为1，使得inst9输出为1，74192计数器停止计数，并输出0000的信号。通过显示译码器，则在数码管上显示出数字0。当inst9输出为1时，同或门输入均为高电平，则输出也为高电平，此时编码器停止工作。这样便实现了“当1个抢答者抢

15、答后，其他抢答者的按钮不起作用”和“若9s到时仍无人抢答，计时停止，此时不允许抢答”的要求。图33.6 计分模块如图4所示，当按下预置分按钮时，74192计数器LDN端为低电平，则可实现预置分功能。将译码器74138输入端CBA分别与锁存器Q3Q2Q1连接，输出端的最小项代码与对应的计分模块通过两个两输入或门连接到低位计数器的加法和减法计数端，两个或门另一端均分别接到加分按钮和减分按钮。由3.4模块中，将有进行抢答（即编码信号输入时）产生的二进制代码，则74138译码器相应的最小项信号输出为0，则对应的计分组的或门输出便与计分按钮的信号相同，其余计分组均输出信号1。这样，当按下加分（减分）按钮

16、时对应于抢答选手的计分组便相应地加1分（减1分）。图44 实验结果与数据分析将原理图通过ED2板进行功能检测，该电路能进行正常抢答功能，倒计时功能和计分功能。当有以为选手抢答成功后，其余选手均无法在进行抢答，需要等到复位后才能重新进行抢答。在没有选手进行抢答的情况下，倒计时电路可以从9倒计到0，到0后停止计时，并且不能再进行抢答，需要等到复位后才能从新倒计时和抢答。若在倒计时过程中有选手进行抢答，则倒计时停在抢答的该时刻，需要等到复位才能重新进行倒计时。在检测过程中，由于ED2板数码管有限，计分电路检测只检测了三组。当一号选手抢答成功时，只有第一组计分电路能进行计分，而其余两组则不受影响。当二

17、号选手抢答成功时，只有第二组计分电路能进行计分，而其余两组则不受影响。当三号选手抢答成功时，只有第三组计分电路能进行计分，而其余两组则不受影响。这证明计分电路是可行的。5 结论与问题讨论此次课程设计基本上完成了所有要求的内容。在这次设计中遇到过不少问题。刚开始画好电路后，检测时不能进行相应的功能。经过几次检查电路，结果发现复位电路存在问题。当按下复位键时，编码器EI端输入为高电平，使得抢答器不能工作。修改之后虽可以抢答，但出现无法倒计时的问题。经过检查，结果是分频电路连接错误。修改之后就可以倒计时和抢答了。但验收时，老师说希望能加个计分功能，所以就增加了这项功能。但刚开始计分功能也存在一点问题

18、：选手抢答成功会进行一次计分。原因是之前的电路由译码器接反向器通过两输入与门接到计数器的。当没有选手抢答时，与门输出为低电平。但当有选手抢答时，对应选手序号的计分组前的与门会变成高电平（即给计数器一个上升沿），计数器便进行一次计数。之后则由计分按钮控制。改进后的电路则是去掉反向器，与门改为或门，这样便解决了抢答时进行一次计分的问题。修改后，在没有选手抢答的情况下，译码器输出端全为高电平，而计分键也是高电平。这样，或门输出为高电平，当有选手进行抢答时，对应的计分组或门输入一端为低电平，而连接计分键的为高电平，或门输出仍保持为高电平。这样，抢答成功的选手便不会进行一次计分了。此外，该抢答器还存在一

19、定问题。由于电路采用优先编码器进行控制抢答，则存在优先问题。当有多个选手几乎同时抢答时，优先权高的选手优先抢答。这就不能保证抢答器的公平性了。解决的方法可以用先锁定，再编码的方法，即先用锁存器将抢答选手信号锁存起来，在进行编码，这样就不存在优先问题了。具体可用三态D锁存器来实现。另外，由于该电路没有抢答违规电路，当有选手提前抢答时，复位后，若该选手仍保持按下状态，则该选手便抢答成功。若有多名选手提前抢答，则由优先权决定。由于涉及要求中没有抢答违规的要求，所以在此电路中便没有加入该功能。该功能可用复位键和选手抢答键作为两输入或非门的输入端，输出端用锁存器来锁存信号。当复位键与选手按钮同时按下时，或非门便输出高电平，经锁存器锁存后连接到LED灯上，此时灯亮表示抢答犯规。参考文献1阎石. 数字电子技术基础第五版 北京： 高等教育出版社 2006：169-171、175-176、182-185、217-2182 74ls192引脚图 2014.06.083zx001z 74LS系列集成块管脚图大全之三 2014.06.08