《软件开发设计流程ppt课件教学提纲.ppt》由会员分享，可在线阅读，更多相关《软件开发设计流程ppt课件教学提纲.ppt（48页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、软件开发设计流程PPT课件自然语言描述或者相互通信的进自然语言描述或者相互通信的进程程进程及通信进程及通信数据处理数据处理系统级系统级电路的功能描述电路的功能描述基本单元基本单元时序单位时序单位抽象层次抽象层次二、二、数字系统设计层次及数字系统设计层次及数字系统设计层次及数字系统设计层次及HDLHDL描述描述描述描述 系系统统设设计计是是数数字字系系统统设设计计的的最最高高层层次次。一一个个系系统统可可以以包包括括若若干干芯芯片片。如如果果是是“System System on on ChipChip”设设计计，则则在在一一个个系系统统芯芯片片上上，也也会会有有若干类似于处理器、存储器若干类似
2、于处理器、存储器等这样的部件。等这样的部件。系系统统设设计计主主要要任任务务是是将将设设计计要要求求转转换换为为明明确确的的、可可实实现现的的功功能能和和技技术术指指标标，确确定定可可行行的的技技术术方方案案，且且在在系系统统一一级级（顶顶层层）进进行行功功能能和和技技术术指指标标的的描描述述。这这类类描描述述一一般般通通过过文文字字来来表表示示就就可可以以，不不会会用用HDLHDL来描述。来描述。1.1.数字系统设计层次数字系统设计层次数字系统设计层次数字系统设计层次11/23/20222设计层次(1)系统级系统级数据采集信号转换预处理火候控制意外处理LCD显示控制调料控制机械控制中心主控数
3、据存储键盘控制实例：智能电烤箱机实例：智能电烤箱机11/23/20223行为有限状态机、数据流图、控行为有限状态机、数据流图、控制流图制流图运算的控制运算的控制运算步运算步算法级算法级自然语言描述或者相互通信的进自然语言描述或者相互通信的进程程进程及通信进程及通信数据处理数据处理系统级系统级电路的功能描述电路的功能描述基本单元基本单元时序单位时序单位抽象层次抽象层次 算算法法级级是是对对整整个个系系统统的的数数学学模模型型进进行行建建模模，一一般般通通过过对对输输入入/输输出出之之间间的的关关系系描描述述，来来模模拟拟器器件件的的行行为为，检检验验其其功功能能是是否否正正确确，而而不不考考虑具
4、体实现。虑具体实现。数字系统设计层次数字系统设计层次数字系统设计层次数字系统设计层次11/23/20224设计层次(2)算法级（温度控制）算法级（温度控制）熄火升温等待降温错误处理温度到达门限温度到达门限阶段切换熟了焦了新任务11/23/20225抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变寄存器变换级换级时钟周期时钟周期寄存器、运算、寄存器、运算、变换变换布尔方程、二元决策图、有限状布尔方程、二元决策图、有限状态机态机数字系统设计层次数字系统设
5、计层次数字系统设计层次数字系统设计层次RTL:Register Transfer levelRTL:Register Transfer level11/23/20226设计层次设计层次(3)寄存器级(数字信号处理)选择时钟时钟alu时钟11/23/20227抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变换级时钟周期寄存器、运算、变换布尔方程、二元决策图、有限状态机逻辑门级逻辑门级延时延时逻辑门、器件逻辑门、器件（晶体管）（晶体管）原理图原理图数字系
6、统设计层次数字系统设计层次数字系统设计层次数字系统设计层次11/23/20228设计层次(4)逻辑门级逻辑门级(RS触发器触发器)SRQQ11/23/20229抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变换级时钟周期寄存器、运算、变换布尔方程、二元决策图、有限状态机逻辑门级延时逻辑门、器件（晶体管）原理图电路级物理时间晶体管、R,L,C等电压、电流的微分方程数字系统设计层次数字系统设计层次数字系统设计层次数字系统设计层次11/23/202210设
7、计层次(5)电路级(CMOS反向器)11/23/202211抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变换级时钟周期寄存器、运算、变换布尔方程、二元决策图、有限状态机逻辑门级延时逻辑门、器件（晶体管）原理图电路级物理时间晶体管、R,L,C等电压、电流的微分方程物理（版图）级几何图形数字系统设计层次数字系统设计层次数字系统设计层次数字系统设计层次11/23/202212数字系统设计层次数字系统设计层次数字系统设计层次数字系统设计层次抽象层次抽象层次
8、时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级系统级数据处理数据处理进程及通信进程及通信自然语言描述或者相互通信的进自然语言描述或者相互通信的进程程算法级算法级运算步运算步运算的控制运算的控制行为有限状态机、数据流图、控行为有限状态机、数据流图、控制流图制流图寄存器变寄存器变换级换级(RTL)时钟周期时钟周期寄存器、运算、寄存器、运算、变换变换布尔方程、二元决策图、有限状布尔方程、二元决策图、有限状态机态机逻辑门级逻辑门级延时延时逻辑门、器件逻辑门、器件（晶体管）（晶体管）原理图原理图电路级电路级物理时间物理时间晶体管、晶体管、R,L,C等等电压、电流的微分方程电压、电流的
9、微分方程物理（版物理（版图）级图）级几何图形几何图形前端后端11/23/202213系统说明系统说明/行为级行为级-设计文档设计文档/算术描述算术描述RTL/功能级功能级-Verilog门级门级/结构级结构级-Verilog版图版图/物理级物理级-几何图形几何图形行为综合行为综合综合前仿真综合前仿真逻辑综合逻辑综合综合后仿真综合后仿真版图版图借助于借助于EDA软件，将设计从一层次自动转换到另一个层次称之为软件，将设计从一层次自动转换到另一个层次称之为综合综合(Synthesis)11/23/202214v设计在抽象级上需要进行折衷设计在抽象级上需要进行折衷系统说明系统说明/行为行为级级-设计文
10、档设计文档/算术描算术描述述RTL/功能级功能级-Verilog门级门级/结构级结构级-Verilog版图版图/物理级物理级-几何图形几何图形详细程度详细程度 低低 高高输入输入/仿真速度仿真速度 高高 低低一个设计可以用任何层次来表示，当设计从上而下进行时，该设计就逐步接近物一个设计可以用任何层次来表示，当设计从上而下进行时，该设计就逐步接近物理实现，在表示上就更少了一些抽象。但一个设计所需的细节会随着它在层次中理实现，在表示上就更少了一些抽象。但一个设计所需的细节会随着它在层次中的下降而增加。细节不充分会造成不精确的结果，过多的细节则会使该层次的设的下降而增加。细节不充分会造成不精确的结果
11、，过多的细节则会使该层次的设计复杂。计复杂。11/23/202215 HDL语言有四种不同的描述方式：语言有四种不同的描述方式：行为描述方式行为描述方式（behavior）、）、数据流描述方式数据流描述方式（dataflow）或寄存器）或寄存器RTL描述描述方式、方式、结构化描述结构化描述方式（方式（structural）以及）以及混合描述混合描述方式。方式。VHDL或或Verilog通过这四种不同的描述方式从不同的侧面描通过这四种不同的描述方式从不同的侧面描述结构体的功能。前三种是最基本的描述方式，他们组合起述结构体的功能。前三种是最基本的描述方式，他们组合起来就成为混合描述方式。来就成为混
12、合描述方式。下面结合一个全加器来说明这四种描述风格，全加器的端下面结合一个全加器来说明这四种描述风格，全加器的端口示意图如图所示，其输入输出关系如表所示。口示意图如图所示，其输入输出关系如表所示。2.HDL2.HDL描述风格描述风格描述风格描述风格11/23/202216全加器的输入输出关系全加器的输入输出关系 输入输入 输出输出c_in x y c_out sum 0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1 全加器框图全加器框图11/23/202217a a、行为描述方式、行为描述方式行为描
13、述输入与输出间转换的行为行为描述输入与输出间转换的行为，不需包含任何结构信，不需包含任何结构信息，它对设计实体按算法的路径来描述。息，它对设计实体按算法的路径来描述。行为描述在行为描述在EDA工程中通常被称为高层次描述，工程中通常被称为高层次描述，设计工程设计工程师只需要注意正确的实体行为、准确的函数模型和精确的输师只需要注意正确的实体行为、准确的函数模型和精确的输出结果就可以了，无需关注实体的电路组织和门级实现。出结果就可以了，无需关注实体的电路组织和门级实现。11/23/202218Verilog行为描述module full_adder(sum,c_out,a,b,c_in);/端口声明
14、端口声明 output sum;output c_out;input a,b;input c_in;assign c_out,sum=a+b+c_in;endmodule11/23/202219b、数据流描述方式、数据流描述方式 数据流描述方式表示行为，也隐含表示结构，它描述了数据流描述方式表示行为，也隐含表示结构，它描述了数据流的运动路线、运动方向和运动结果数据流的运动路线、运动方向和运动结果。11/23/202220对于全加器，对于全加器，用布尔方程描述其逻辑功能如下用布尔方程描述其逻辑功能如下：S1=A XOR B S=s1 XOR Cin Co=(A AND B)OR(S1 AND C
15、in)下面是基于上述布尔方程的数据流风格的描述下面是基于上述布尔方程的数据流风格的描述：11/23/202221Verilog 数据流描述module full_adder(sum,c_out,a,b,c_in);/端口声明端口声明 output sum;output c_out;input a,b;input c_in;assign assign sum=(ab)cin;assign cout=(a&b)|(cin&(ab);endmodule11/23/202222c、结构描述方式、结构描述方式 结构化描述方式就是在多层次的设计中，结构化描述方式就是在多层次的设计中，高层次的设计可高层次的
16、设计可以调用低层次的设计模块，或直接用门电路设计单元来构成以调用低层次的设计模块，或直接用门电路设计单元来构成一个复杂逻辑电路的方法一个复杂逻辑电路的方法。利用结构化描述方法将已有的设利用结构化描述方法将已有的设计成果方便地用于新的设计中计成果方便地用于新的设计中，能大大提高设计效率。在结，能大大提高设计效率。在结构化描述中，建模的焦点是端口及其互连关系。构化描述中，建模的焦点是端口及其互连关系。结构化描述的建模步骤如下：结构化描述的建模步骤如下：（1 1）元件说明）元件说明:用于描述局部接口；用于描述局部接口；（2 2）元件例化）元件例化:是相对于其他元件来放置该元件；是相对于其他元件来放置
17、该元件；（3 3）元件配置）元件配置:用于指定元件所用的设计实体。用于指定元件所用的设计实体。11/23/202223对于上图给出的全加器端口结构，可以认为它是由对于上图给出的全加器端口结构，可以认为它是由两个半两个半加器和一个或门加器和一个或门组成的组成的 。基于上图所示的结构，可以写出全加器的结构化描述设计基于上图所示的结构，可以写出全加器的结构化描述设计程序如下。程序如下。全加器f-adder电路图11/23/202224s1c1c2module fulladd(sum,c_out,a,b,c_in);/端口声明端口声明 output sum,c_out;input a,b,c_in;/
18、内部网线声明内部网线声明wire s1,c1,c2;/门级实例引用门级实例引用xor (s1,a,b);and (c1,a,b);and (c2,s1,c_in);xor (sum,s1,c_in);or (c_out,c1,c2);endmodule1位全加器程序如下：位全加器程序如下：Verilog结构化描述方式结构化描述方式1：11/23/202225module full_adder(sum,c_out,x,y,c_in);output sum,c_out;input x,y,c_in;wire a,b,c;h_adder h1(b,a,x,y);h_adder h2(sum,c,c_
19、in,b);or(c_out,c,a);endmodulemodule h_adder(sum,c_out,a,b);/端口声明端口声明 output sum,c_out;input a,b;assign c_out,sum=a+b;endmodule1位全加器程序如下：位全加器程序如下：Verilog结构化描述方式结构化描述方式2：11/23/202226nHDL可以在3个抽象级上建模n+n+SGD+版图级版图级电路级电路级逻辑门级逻辑门级RTL级级系统级和算法级系统级和算法级行为描述行为描述(Behavior)数据流描述(Data Flow)结构描述结构描述（Structure)混合描述混
20、合描述|+行为级行为级l 用功能块之间的数据用功能块之间的数据流对系统进行描述流对系统进行描述l 在需要时在函数块之在需要时在函数块之间进行调度赋值。间进行调度赋值。RTL级级/功能级功能级l用功能块内部或功能用功能块内部或功能块之间的数据流和控块之间的数据流和控制信号描述系统制信号描述系统l基于一个已定义的时基于一个已定义的时钟的周期来定义系统钟的周期来定义系统模型模型结构级结构级/门级门级l用基本单元用基本单元(primitive)或低或低层元件层元件(component)的连接来描的连接来描述系统以得到更高的精确性，述系统以得到更高的精确性，特别是时序方面。特别是时序方面。l在综合时用特
21、定工艺和低层元在综合时用特定工艺和低层元件将件将RTL描述映射到门级网表描述映射到门级网表11/23/202227n抽象级抽象级(Levels of Abstraction)描述选取描述选取v设计工程师在不同的设计阶段采用不同的抽象级设计工程师在不同的设计阶段采用不同的抽象级首先在行为级描述各功能块，以降低描述难度，提高仿真速度。首先在行为级描述各功能块，以降低描述难度，提高仿真速度。在综合前将各功能模块进行在综合前将各功能模块进行RTL级描述。级描述。用于综合的库中的大多数单元采用结构级描述。在本教程中的结用于综合的库中的大多数单元采用结构级描述。在本教程中的结构级描述部分将对结构级构级描述
22、部分将对结构级(门级门级)描述进行更详细的说明。描述进行更详细的说明。11/23/202228三、典型三、典型FPGA应用设计流程应用设计流程系统设计算法设计RTL设计系统验证算法验证RTL验证逻辑综合布局布线后仿真数据流下载硬件验证为什么需要后仿真和硬件验证？11/23/202229典型FPGA应用设计流程系统设计算法设计RTL设计系统验证算法验证RTL验证逻辑综合布局布线后仿真数据流下载硬件验证EDA工具辅助完成11/23/202230典型FPGA应用设计流程系统设计算法设计RTL设计系统验证算法验证RTL验证逻辑综合布局布线后仿真数据流下载硬件验证重点掌握11/23/202231 一个系
23、统由总设计师先进行系统描述，将系统划分为一个系统由总设计师先进行系统描述，将系统划分为若干模块，编写模块模型若干模块，编写模块模型(一般为行为级一般为行为级)，仿真验证后，再，仿真验证后，再把这些模块分配给下一层的设计师，由他们完成模块的具体把这些模块分配给下一层的设计师，由他们完成模块的具体设计，而总设计师负责各模块的接口定义设计，而总设计师负责各模块的接口定义顶层模块顶层模块子模块子模块1子模块子模块2子模块子模块3基本单元基本单元基本单元基本单元基本单元基本单元基本单元基本单元基本单元基本单元基本单元基本单元结构化层次设计方法结构化层次设计方法结构化层次设计方法结构化层次设计方法四、四、
24、四、四、结构化设计方法结构化设计方法结构化设计方法结构化设计方法11/23/202232(1).相对独立、功能单一的模块结构相对独立、功能单一的模块结构结构化设计的基本思想是将系统设计成由多个相对独立、功能单一的模块组成的结构。由于模块之间相对独立，每一模块就可以单独地被理解、编写、测试、排错和修改，从而可以有效防止错误在模块之间的扩散，提高系统的质量。(2).“块内联系大，块间联系小块内联系大，块间联系小”的模块性能标准的模块性能标准模块内部联系要大，模块之间联系要小，这是结构化设计中衡量模块相对独立性能的标准。事实上，块内联系和块间联系是同一个事物的两个方面。若把联系密切的成分组织在同一模
25、块中，块内系统高了，块间联系自然就少了。(3).采用模块结构图的描述方式采用模块结构图的描述方式结构化设计方法使用的描述方式是模块结构图，即以图形的方式来表达。结构化层次设计方法特点结构化层次设计方法特点结构化层次设计方法特点结构化层次设计方法特点:11/23/202233(1)分割后最底层的逻辑块应适合用逻辑语言进行表达。如果利用逻辑图作最底层模块输入方法，需要分解到门，触发器和宏模块一级；用HDL行为描述语言则可以分解到算法一级。(2)考虑共享模块。在设计中，往往会出现一些功能相似的逻辑模块，相似的功能应该设计成共享的基本模块，象子程序一样由高层逻辑块调用。这样可以减少需要设计的模块数目、
26、改善设计的结构化特性。(3)接口信号线最少。复杂的接口信号容易引起设计错误，并且给布线带来困难。以交互信号的最少的地方为边界划分模块，用最少的信号线进行信号和数据的交换为最佳的方法。模块划分原则模块划分原则模块划分原则模块划分原则:11/23/202234(4)结构均称。同层次的模块之间，在资源和IO分配上，不出现悬殊的差异，没有明显的结构和性能上的瓶颈。(5)通用性好，易于移植。模块的划分和设计应满足通用性要求，模块设计应考虑移植的问题。一个好的设计模型块应该可以在其它设计中使用，并且容易升级和移植；另外，在设计中应尽可能避免使用与器件有关的特性，即设计具有可移植性。11/23/202235
27、 自顶向下设计法设计过程是通过自顶向下设计法设计过程是通过功能分割功能分割手段，将系统由手段，将系统由上而下分层次、分模块进行设计和仿真。先进上而下分层次、分模块进行设计和仿真。先进行高层次设计行高层次设计，主要进行主要进行功能和接口描述功能和接口描述，定义模块的功能和接口。这种方法，定义模块的功能和接口。这种方法可以用于系统的前期设计，在没有选定器件、做出电路系统之可以用于系统的前期设计，在没有选定器件、做出电路系统之前，可用软件的仿真手段验证方案的可行性。然后再进行前，可用软件的仿真手段验证方案的可行性。然后再进行底层底层设计设计，此时，才涉及具体逻辑门和寄存器等实现方式的描述。，此时，才
28、涉及具体逻辑门和寄存器等实现方式的描述。在每一个层次上，大体都有描述、划分、综合和验证等在每一个层次上，大体都有描述、划分、综合和验证等4种类种类型的工作，型的工作，EDA系统正是要做这些工作。系统正是要做这些工作。五、自顶向下的设计过程五、自顶向下的设计过程11/23/202236系统级算法级寄存器级逻辑门级电路级，版图级传统：自底向上传统：自底向上现代：自顶向下现代：自顶向下11/23/202237开始开始系统功能要求系统功能要求HDL性能描述性能描述HDL结构模型结构模型性能性能/行为模拟行为模拟系统分解系统分解满足要求满足要求？叶子模块的数据流描述叶子模块的数据流描述数据流描述的综合数
29、据流描述的综合结束结束NY 自自顶顶向向下下的的设设计计方方法法并并不不是是一一个个一一次次就就可可以以完完成成的的设设计计过过程程，而而是是一一个个需需要要反反复复改改进进、反反复复实实践践的的过过程程。这这个个过过程程可可以以分分为为：系系统统性性能能描描述述与与行行为为模模拟拟、系系统统结结构构分分解解、产产生生系系统统结结构构模模型型、描描述述叶叶子子模模块块、逻逻辑辑综综合合与与设计实现设计实现。自顶向下设计法设计过程自顶向下设计法设计过程11/23/202238（1）系统性能描述与行为模拟）系统性能描述与行为模拟 设计从系统的功能和性能要求开始。首先要将系统的设计从系统的功能和性能
30、要求开始。首先要将系统的功能要求转换为用功能要求转换为用HDL对系统进行的对系统进行的性能描述性能描述，建立设计的，建立设计的行为模型行为模型。建立设计的行为模型之后，可以在设计的早期阶。建立设计的行为模型之后，可以在设计的早期阶段对设计的段对设计的行为模型进行模拟行为模型进行模拟，通过对模拟结果进行分析，通过对模拟结果进行分析，进而调整、修改设计。经过具体的描述和模拟进而调整、修改设计。经过具体的描述和模拟,可以验证对于可以验证对于系统功能要求的理解是否系统功能要求的理解是否正确正确，是否，是否完整完整。另外，通过这样。另外，通过这样的描述和模拟，还可能发现原来对系统功能的要求的不完善的描述
31、和模拟，还可能发现原来对系统功能的要求的不完善或者不准确的地方。所以，这个过程有可能要反复进行。或者不准确的地方。所以，这个过程有可能要反复进行。11/23/202239（2）系统结构分解）系统结构分解 系系统统结结构构分分解解，则则是是将将系系统统分分解解为为若若干干子子系系统统，子子系系统统又又可可以以再再分分解解为为若若干干功功能能模模块块。这这样样的的分分解解可可以以一一层层一一层层地地进进行行下下去去，直直到到树树形形结结构构的的末末端端，即即叶叶子子功功能能模模块块。系系统统分分解解也也不不一一定定是是一一次次就就可可以以完完成成的的，在在系系统统的的实实现现过过程程中中，很很可可
32、能能发发现现某某个个层层次次的的分分解解不不一一定定合合适适，这这时时，就就可可以以进进行行重新分解。重新分解。系统分解完成后，系统的层次结构就很清晰了。这时，系统分解完成后，系统的层次结构就很清晰了。这时，可以用可以用HDL的结构描述能力，完成系统和子系统的结构描的结构描述能力，完成系统和子系统的结构描述。述。11/23/202240（3）对叶子功能模块进行数据流描述）对叶子功能模块进行数据流描述 叶叶子子模模块块是是构构成成系系统统的的最最基基本本的的模模块块。对对于于这这样样的的模模块块，即即RTL模模型型（寄寄存存器器级级层层次次），应应该该用用数数据据流流进进行行描描述述。因因为为数
33、数据据流流的的描描述述更更加加接接近近模模块块的的物物理理实实现现，更更加加能能体体现现设设计计者者的的设设计计能能力力和和运运用用设设计计者者的的设设计计经经验验。用用数数据据流流描描述述的的模模块块，经经过过逻逻辑辑综综合合工工具具软软件件的的处处理理后后，会会有有较较好的设计效果。好的设计效果。11/23/202241（4）逻辑综合与设计实现）逻辑综合与设计实现 逻辑综合是软件描述与硬件实现的一座桥梁。综合过程逻辑综合是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换成低级的，可与就是将电路的高级语言描述转换成低级的，可与FPGA/CPLD器件结构相映射的网表文件。然后
34、进行器件的器件结构相映射的网表文件。然后进行器件的布局、布线和适配，最后生成下载到器件中的布局、布线和适配，最后生成下载到器件中的编程文件编程文件。有。有经验的设计者可以看到这些门级描述的结果。当网表文件映经验的设计者可以看到这些门级描述的结果。当网表文件映射到具体的器件中时。同样，有经验的设计者，可以看到设射到具体的器件中时。同样，有经验的设计者，可以看到设计结果在逻辑器件中的分布，甚至进行适当的调整。计结果在逻辑器件中的分布，甚至进行适当的调整。11/23/202242C、ASM.程序程序CPUCPU指令指令/数据代码：数据代码：010010 100010 1100010010 10001
35、0 1100软件程序编译器软件程序编译器 COMPILER编译器和综合功能比较编译器和综合功能比较VHDL/VERILOG.程序程序 硬件描述语言硬件描述语言 综合器综合器 SYNTHESIZER SYNTHESIZER为为ASICASIC或或FPGA/CPLDFPGA/CPLD提供的网表文件提供的网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程11/23/202243六、基于六、基于FPGA/CPLD数字系统的设计举例数字系统的设计举例 题目题目:设计一个简易便携式计算器。设计一个简易便携式计算器。要求要求:设计一个能执行加、减、乘除四则运设计一个能执行加、减、乘除四则运算的简易
36、计算器，其操作数用键盘输入，运算的简易计算器，其操作数用键盘输入，运算结果用算结果用4位数码管显示。位数码管显示。11/23/202244设计过程如下：设计过程如下：（1）拟订初步方案：系统的总框图如下图）拟订初步方案：系统的总框图如下图.计算器系统的总框图计算器系统的总框图11/23/202245（2）系统划分：将整个系统划分为）系统划分：将整个系统划分为5个子系统：运个子系统：运算、键盘、显示、电源、时钟。算、键盘、显示、电源、时钟。11/23/202246（3）子系统设计）子系统设计 子系统设计通常也采用自顶向下的设计方法。其子系统设计通常也采用自顶向下的设计方法。其核心为将一个子系统划分为控制器和受控部件两大部核心为将一个子系统划分为控制器和受控部件两大部分。分。（4）总系统设计）总系统设计 总系统是上述各子系统总合，用原理图很容易互总系统是上述各子系统总合，用原理图很容易互连。通过仿真验证设计的正确性，如果正确，便可下连。通过仿真验证设计的正确性，如果正确，便可下载到芯片中使用。载到芯片中使用。11/23/202247此课件下载可自行编辑修改，仅供参考！此课件下载可自行编辑修改，仅供参考！感谢您的支持，我们努力做得更好！谢谢感谢您的支持，我们努力做得更好！谢谢