《高速PCB设计指南之三clio.docx》由会员分享，可在线阅读，更多相关《高速PCB设计指南之三clio.docx（27页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、高速PCCB设计计指南之之三第一篇 改改进电路路设计规规程提高高可测试试性随着着微型化化程度不不断提高高，元件件和布线线技术也也取得巨巨大发展展，例如如BGAA外壳封封装的高高集成度度的微型型IC，以以及导体体之间的的绝缘间间距缩小小到0.5mmm，这些些仅是其其中的两两个例子子。电子子元件的的布线设设计方式式，对以以后制作作流程中中的测试试能否很很好进行行，影响响越来越越大。下下面介绍绍几种重重要规则则及实用用提示。通过遵守一定的规程（DFT-Design for Testability，可测试的设计），可以大大减少生产测试的准备和实施费用。这些规程已经过多年发展，当然，若采用新的生产技术和
2、元件技术，它们也要相应的扩展和适应。随着电子产品结构尺寸越来越小，目前出现了两个特别引人注目的问题：一是可接触的电路节点越来越少；二是像在线测试（In-Circuit-Test）这些方法的应用受到限制。为了解决这些问题，可以在电路布局上采取相应的措施，采用新的测试方法和采用创新性适配器解决方案。第二个问题的解决还涉及到使原来作为独立工序使用的测试系统承担附加任务。这些任务包括通过测试系统对存储器组件进行编程或者实行集成化的元器件自测试（Built-in Self Test，BIST，内建的自测试）。将这些步骤转移到测试系统中去，总起来看，还是创造了更多的附加价值。为了顺利地实施这些措施，在产品
3、科研开发阶段，就必须有相应的考虑。1、什么是可测试性可测试性的意义可理解为：测试工程师可以用尽可能简单的方法来检测某种元件的特性，看它能否满足预期的功能。简单地讲就是：l检测产品是否符合技术规范的方法简单化到什么程度？l编制测试程序能快到什么程度？l发现产品故障全面化到什么程度？l接入测试点的方法简单化到什么程度？为了达到良好的可测试必须考虑机械方面和电气方面的设计规程。当然，要达到最佳的可测试性，需要付出一定代价，但对整个工艺流程来说，它具有一系列的好处，因此是产品能否成功生产的重要前提。2、为什么要发展测试友好技术过去，若某一产品在上一测试点不能测试，那么这个问题就被简单地推移到直一个测试
4、点上去。如果产品缺陷在生产测试中不能发现，则此缺陷的识别与诊断也会简单地被推移到功能和系统测试中去。相反地，今天人们试图尽可能提前发现缺陷，它的好处不仅仅是成本低，更重要的是今天的产品非常复杂，某些制造缺陷在功能测试中可能根本检查不出来。例如某些要预先装软件或编程的元件，就存在这样的问题。（如快闪存储器或ISPs：In-System Programmable Devices系统内可编程器件）。这些元件的编程必须在研制开发阶段就计划好，而测试系统也必须掌握这种编程。测试友好的电路设计要费一些钱，然而，测试困难的电路设计费的钱会更多。测试本身是有成本的，测试成本随着测试级数的增加而加大；从在线测试
5、到功能测试以及系统测试，测试费用越来越大。如果跳过其中一项测试，所耗费用甚至会更大。一般的规则是每增加一级测试费用的增加系数是10倍。通过测试友好的电路设计，可以及早发现故障，从而使测试友好的电路设计所费的钱迅速地得到补偿。3、文件资料怎样影响可测试性只有充分利用元件开发中完整的数据资料，才有可能编制出能全面发现故障的测试程序。在许多情况下，开发部门和测试部门之间的密切合作是必要的。文件资料对测试工程师了解元件功能，制定测试战略，有无可争议的影响。为了绕开缺乏文件和不甚了解元件功能所产生的问题，测试系统制造商可以依靠软件工具，这些工具按照随机原则自动产生测试模式，或者依靠非矢量相比，非矢量方法
6、只能算作一种权宜的解决办法。测试前的完整的文件资料包括零件表，电路设计图数据（主要是CAD数据）以及有关务元件功能的详细资料（如数据表）。只有掌握了所有信息，才可能编制测试矢量，定义元件失效样式或进行一定的预调整。某些机械方面的数据也是重要的，例如那些为了检查组件的焊接是否良好及定位是否所需要的数据。最后，对于可编程的元件，如快闪存储器，PLD、FPGA等，如果不是在最后安装时才编程，是在测试系统上就应编好程序的话，也必须知道各自的编程数据。快闪元件的编程数据应完整无缺。如快闪芯片含16Mbit的数据，就应该可以用到16Mbit，这样可以防止误解和避免地址冲突。例如，如果用一个4Mbit存储器
7、向一个元件仅仅提供300Kbit数据，就可能出现这种情况。当然数据应准备成流行的标准格式，如Intel公司的Hex或Motorola公司的S记录结构等。大多数测试系统，只要能够对快闪或ISP元件进行编程，是可以解读这些格式的。前面所提到的许多信息，其中许多也是元件制造所必须的。当然，在可制造性和可测试性之间应明确区别，因为这是完全不同的概念，从而构成不同的前提。4、良好的可测试性的机械接触条件如果不考虑机械方面的基本规则，即使在电气方面具有非常良好的可测试性的电路，也可能难以测试。许多因素会限制电气的可测试性。如果测试点不够或太小，探针床适配器就难以接触到电路的每个节点。如果测试点位置误差和尺
8、寸误差太大，就会产生测试重复性不好的问题。在使用探针床配器时，应留意一系列有关套牢孔与测试点的大小和定位的建议。5、最佳可测试性的电气前提条件电气前提条件对良好的可测试性，和机械接触条件一样重要，两者缺一不可。一个门电路不能进行测试，原因可能是无法通过测试点接触到启动输入端，也可能是启动输入端处在封装壳内，外部无法接触，在原则上这两情况同样都是不好的，都使测试无法进行。在设计电路时应该注意，凡是要用在线测试法检测的元件，都应该具备某种机理，使各个元件能够在电气上绝缘起来。这种机理可以借助于禁止输入端来实现，它可以将元件的输出端控制在静态的高欧姆状态。虽然几乎所有的测试系统都能够逆驱动（Back
9、driving）方式将某一节点的状态带到任意状态，但是所涉及的节点最好还是要备有禁止输入端，首先将此节点带到高欧姆状态，然后再“平缓地”加上相应的电平。同样，节拍发生器总是通过启动引线，门电路或插接电桥从振荡器后面直接断开。启动输入端决不可直接与电路相连，而是通过100欧姆的电阻与电路连接。每个元件应有自己的启动，复位或控制引线脚。必须避免许多元件的启动输入端共用一个电阻与电路相连。这条规则对于ASIC元件也适用，这些元件也应有一个引线脚，通过它，可将输出端带到高欧姆状态。如果元件在接通工作电压时可实行复位，这对于由测试器来引发复位也是非常有帮助的。在这种情况下，元件在测试前就可以简单地置于规
10、定的状态。不用的元件引线脚同样也应该是可接触的，因为在这些地方未发现的短路也可能造成元件故障。此外，不用的门电路往往在以后会被利用于设计改进，它们可能会改接到电路中来。所以同样重要的是，它们从一开始就应经过测试，以保证其工件可靠。6、改进可测试性使用探针床适配器时，改进可测试性的建议套牢孔ll呈对角角线配置置l定位位精度为为0.05mmm （2miil）ll直径精精度为0.0076/-0mmm （+3/-0miil）ll相对于于测试点点的定位位精度为为0.05mmm （2miil）ll离开元元件边缘缘距离至至少为33mmll不可穿穿通接触触测试点ll尽可能能为正方方形l测测试点直直径至少少为0
11、.88mmm （335miil）ll测试点点大小精精度为0.0076mmm （3miil）ll测试点点之间间间隔精度度为00.0776mmm （3miil）ll测试点点间隔尽尽可能为为2.55mmll镀锡，端端面可直直接焊接接l距离离元件边边缘至少少为3mmml所所有测试试点应可可能处于于插件板板的背面面 l测测试点应应均匀布布在插件件板上ll每个节节点至少少有一个个测试点点（1000通通道）ll备用或或不用的的门电路路都有测测试点ll供电电电源的多多外测试试点分布布在不同同位置元元件标志志l标志志文字同同一方向向l型号号、版本本、系列列号及条条形码明明确标识识l元件件名称要要清晰可可见，且且
12、尽可能能直接标标在元件件近旁77、关于于快闪存存储器和和其它可可编程元元件快闪闪存储器器的编程程时间有有时会很很长（对对于大的的存储器器或存储储器组可可达1分分钟）。因因此，此此时不容容许有其其它元件件的逆驱驱动，否否则快闪闪存储器器可能会会受到损损害。为为了避免免这种情情况，必必须将所所有与地地址总线线的控制制线相连连的元件件置于高高欧姆状状态。同同样，数数据总线线也必须须能够被被置于隔隔绝状态态，以确确保快闪闪存储器器为空载载，并可可进行下下步编程程。系统统内可编编程元件件（ISSP）有有一些要要求，如如Altteraa，XiilinnX和LLatttucee等公司司的产品品，还有有其它一
13、一些特殊殊要求。除除了可测测试性的的机械和和电气前前提条件件应得到到保证外外，还要要保证具具有编程程和确证证数据的的可能性性。对于于Altteraa和Xiilinnx元件件，使用用了连串串矢量格格式（SSeriial Vecctorr Foormaat SSVF），这这种格式式近期几几乎已发发展成为为工业标标准。许许多测试试系统可可以对这这类元件件编程，并并将连串串矢量格格式（SSVF）内内的输入入数据用用于测试试信号发发生器。通通过边界界扫描键键（Boounddaryy-Sccan-Kettte JTAAG）对对这些元元件编程程，也将将连串数数据格式式编程。在在汇集编编程数据据时，重重要的是
14、是应考虑虑到电路路中全部部的元件件链，不不应将数数据仅仅仅还原给给要编程程的元件件。编程程时，自自动测试试信号发发生器考考虑到整整个的元元件链，并并将其它它元件接接入旁路路模型中中。相反反，Laattiice公公司要求求用JEEDECC格式的的数据，并并通过通通常的输输入端和和输出端端并行编编程。编编程后，数数据还要要用于检检查元件件功能。开开发部门门提供的的数据应应尽可能能地便于于测试系系统直接接应用，或或者通过过简单转转换便可可应用。8、对于边界扫描（JTAG）应注意什么由基于复杂元件组成精细网格的组件，给测试工程师只提供很少的可接触的测试点。此时也仍然可能提高可测试性。对此可使用边界扫描
15、和集成自测试技术来缩短测试完成时间和提高测试效果。对于开发工程师和测试工程师来说，建立在边界扫描和集成自测试技术基础上的测试战略肯定会增加费用。开发工程师必然要在电路中使用的边界扫描元件（IEEE-1149.1-标准），并且要设法使相应的具体的测试引线脚可以接触（如测试数据输入-TDI，测试数据输出-TDO，测试钟频-TCK和测试模式选择-TMS以及ggf.测试复位）。测试工程师给元件制定一个边界扫描模型（BSDL-边界扫描描述语言）。此时他必须知道，有关元件支持何种边界扫描功能和指令。边界扫描测试可以诊断直至引线级的短路和断路。除此之外，如果开发工程师已作规定，可以通过边界扫描指令“RunB
16、IST”来触发元件的自动测试。尤其是当电路中有许多ASICs和其它复杂元件时，对于这些元件并不存在惯常的测试模型，通过边界扫描元件，可以大大减少制定测试模型的费用。时间和成本降低的程度对于每个元件都是不同的。对于一个有IC的电路，如果需要100发现，大约需要40万个测试矢量，通过使用边界扫描，在同样的故障发现率下，测试矢量的数目可以减少到数百个。因此，在没有测试模型，或接触电路的节点受到限制的条件下，边界扫描方法具有特别的优越性。是否要采用边界扫描，是取决于开发利用和制造过程中增加的成本费用。衽边界扫描必须和要求发现故障的时间，测试时间，进入市场的时间，适配器成本进行权衡，并尽可能节约。在许多
17、情况下，将传统的在线测试方法和边界扫描方法混合盐业的方案是最佳的解决方式第二篇 混合信信号PCCB的分分区设计计摘要：混合信信号电路路PCBB的设计计很复杂杂，元器器件的布布局、布布线以及及电源和和地线的的处理将将直接影影响到电电路性能能和电磁磁兼容性性能。本本文介绍绍的地和和电源的的分区设设计能优优化混合合信号电电路的性性能。 如何降降低数字字信号和和模拟信信号间的的相互干干扰呢？在设计计之前必必须了解解电磁兼兼容(EEMC)的两个个基本原原则：第第一个原原则是尽尽可能减减小电流流环路的的面积；第二个个原则是是系统只只采用一一个参考考面。相相反，如如果系统统存在两两个参考考面，就就可能形形成
18、一个个偶极天天线(注注：小型型偶极天天线的辐辐射大小小与线的的长度、流流过的电电流大小小以及频频率成正正比)；而如果果信号不不能通过过尽可能能小的环环路返回回，就可可能形成成一个大大的环状状天线(注：小小型环状状天线的的辐射大大小与环环路面积积、流过过环路的的电流大大小以及及频率的的平方成成正比)。在设设计中要要尽可能能避免这这两种情情况。有有人建议议将混合合信号电电路板上上的数字字地和模模拟地分分割开，这这样能实实现数字字地和模模拟地之之间的隔隔离。尽尽管这种种方法可可行，但但是存在在很多潜潜在的问问题，在在复杂的的大型系系统中问问题尤其其突出。最最关键的的问题是是不能跨跨越分割割间隙布布线
19、，一一旦跨越越了分割割间隙布布线，电电磁辐射射和信号号串扰都都会急剧剧增加。在在PCBB设计中中最常见见的问题题就是信信号线跨跨越分割割地或电电源而产产生EMMI问题题。 如如图1所所示，我我们采用用上述分分割方法法，而且且信号线线跨越了了两个地地之间的的间隙，信信号电流流的返回回路径是是什么呢呢？假定定被分割割的两个个地在某某处连接接在一起起(通常常情况下下是在某某个位置置单点连连接)，在在这种情情况下，地地电流将将会形成成一个大大的环路路。流经经大环路路的高频频电流会会产生辐辐射和很很高的地地电感，如如果流过过大环路路的是低低电平模模拟电流流，该电电流很容容易受到到外部信信号干扰扰。最糟糟
20、糕的是是当把分分割地在在电源处处连接在在一起时时，将形形成一个个非常大大的电流流环路。另另外，模模拟地和和数字地地通过一一个长导导线连接接在一起起会构成成偶极天天线。 了解电电流回流流到地的的路径和和方式是是优化混混合信号号电路板板设计的的关键。许许多设计计工程师师仅仅考考虑信号号电流从从哪儿流流过，而而忽略了了电流的的具体路路径。如如果必须须对地线线层进行行分割，而而且必须须通过分分割之间间的间隙隙布线，可可以先在在被分割割的地之之间进行行单点连连接，形形成两个个地之间间的连接接桥，然然后通过过该连接接桥布线线。这样样，在每每一个信信号线的的下方都都能够提提供一个个直接的的电流回回流路径径，
21、从而而使形成成的环路路面积很很小。 采用光光隔离器器件或变变压器也也能实现现信号跨跨越分割割间隙。对对于前者者，跨越越分割间间隙的是是光信号号；在采采用变压压器的情情况下，跨跨越分割割间隙的的是磁场场。还有有一种可可行的办办法是采采用差分分信号：信号从从一条线线流入从从另外一一条信号号线返回回，这种种情况下下，不需需要地作作为回流流路径。要深入探讨数字信号对模拟信号的干扰必须先了解高频电流的特性。高频电流总是选择阻抗最小(电感最低)，直接位于信号下方的路径，因此返回电流会流过邻近的电路层，而无论这个临近层是电源层还是地线层。 在实际工作中一般倾向于使用统一地，而将PCB分区为模拟部分和数字部分
22、。模拟信号在电路板所有层的模拟区内布线，而数字信号在数字电路区内布线。在这种情况下，数字信号返回电流不会流入到模拟信号的地。 只有将数字信号布线在电路板的模拟部分之上或者将模拟信号布线在电路板的数字部分之上时，才会出现数字信号对模拟信号的干扰。出现这种问题并不是因为没有分割地，真正的原因是数字信号的布线不适当。 PCB设计采用统一地，通过数字电路和模拟电路分区以及合适的信号布线，通常可以解决一些比较困难的布局布线问题，同时也不会产生因地分割带来的一些潜在的麻烦。在这种情况下，元器件的布局和分区就成为决定设计优劣的关键。如果布局布线合理，数字地电流将限制在电路板的数字部分，不会干扰模拟信号。对于
23、这样的布线必须仔细地检查和核对，要保证百分之百遵守布线规则。否则，一条信号线走线不当就会彻底破坏一个本来非常不错的电路板。 在将A/D转换器的模拟地和数字地管脚连接在一起时，大多数的A/D转换器厂商会建议：将AGND和DGND管脚通过最短的引线连接到同一个低阻抗的地上(注：因为大多数A/D转换器芯片内部没有将模拟地和数字地连接在一起，必须通过外部管脚实现模拟和数字地的连接)，任何与DGND连接的外部阻抗都会通过寄生电容将更多的数字噪声耦合到IC内部的模拟电路上。按照这个建议，需要把A/D转换器的AGND和DGND管脚都连接到模拟地上，但这种方法会产生诸如数字信号去耦电容的接地端应该接到模拟地还
24、是数字地的问题。 如果系统仅有一个A/D转换器，上面的问题就很容易解决。如图3中所示，将地分割开，在A/D转换器下面把模拟地和数字地部分连接在一起。采取该方法时，必须保证两个地之间的连接桥宽度与IC等宽，并且任何信号线都不能跨越分割间隙。 如果系统中A/D转换器较多，例如10个A/D转换器怎样连接呢？如果在每一个A/D转换器的下面都将模拟地和数字地连接在一起，则产生多点相连，模拟地和数字地之间的隔离就毫无意义。而如果不这样连接，就违反了厂商的要求。 最好的办法是开始时就用统一地。如图4所示，将统一的地分为模拟部分和数字部分。这样的布局布线既满足了IC器件厂商对模拟地和数字地管脚低阻抗连接的要求
25、，同时又不会形成环路天线或偶极天线而产生EMC问题。如果对混合信号PCB设计采用统一地的做法心存疑虑，可以采用地线层分割的方法对整个电路板布局布线，在设计时注意尽量使电路板在后边实验时易于用间距小于1/2英寸的跳线或0欧姆电阻将分割地连接在一起。注意分区和布线，确保在所有的层上没有数字信号线位于模拟部分之上，也没有任何模拟信号线位于数字部分之上。而且，任何信号线都不能跨越地间隙或是分割电源之间的间隙。要测试该电路板的功能和EMC性能，然后将两个地通过0欧姆电阻或跳线连接在一起，重新测试该电路板的功能和EMC性能。比较测试结果，会发现几乎在所有的情况下，统一地的方案在功能和EMC性能方面比分割地
26、更优越。 #分割地的方法还有用吗？在以下三种情况可以用到这种方法：一些医疗设备要求在与病人连接的电路和系统之间的漏电流很低；一些工业过程控制设备的输出可能连接到噪声很大而且功率高的机电设备上；另外一种情况就是在PCB的布局受到特定限制时。 在混合信号PCB板上通常有独立的数字和模拟电源，能够而且应该采用分割电源面。但是紧邻电源层的信号线不能跨越电源之间的间隙，而所有跨越该间隙的信号线都必须位于紧邻大面积地的电路层上。在有些情况下，将模拟电源以PCB连接线而不是一个面来设计可以避免电源面的分割问题。 #混合信号PCB设计是一个复杂的过程，设计过程要注意以下几点：1.将PCB分区为独立的模拟部分和
27、数字部分。 2.合适的元器件布局。 3.A/D转换器跨分区放置。 4.不要对地进行分割。在电路板的模拟部分和数字部分下面敷设统一地。 5.在电路板的所有层中，数字信号只能在电路板的数字部分布线。 6.在电路板的所有层中，模拟信号只能在电路板的模拟部分布线。 7.实现模拟和数字电源分割。 8.布线不能跨越分割电源面之间的间隙。 9.必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上。 10.分析返回地电流实际流过的路径和方式。 11.采用正确的布线规则。 欲知更多信息请查询：、和。 第三篇 蛇形形走线有有什么作作用?请问各路路大侠,蛇形走走线有什什么作用用?为什什么要蛇蛇形走线线?哪些
28、些类信号号线需要要蛇形走走线,如如果要进进行蛇形形布线,需要满满足什么么规则和和注意什什么问题题?烦劳劳大侠们们指点一一下. RE:蛇形走走线有什什么作用用? - 北京京 / vhddl 回回复于220000-9-15 9:111:000 电感感作用 视情况况而定，比比如PCCI板上上的蛇行行线就是是为了适适应PCCI 333MHHzCllockk的线长长要求 RE:蛇形走走线有什什么作用用? - 深圳圳 / jacck 回回复于220000-9-15 12:04:00 关于蛇蛇形走线线，因为为应用场场合不同同具不同同的作用用,如果果蛇形走走线在电电脑板中中出现，其其主要起起到一个个滤波电电感
29、的作作用，提提高电路路的抗干干扰能力力，若在在一般普普通PCCB板中中，除了了具有滤滤波电感感的作用用外，还还可作为为收音机机天线的的电感线线圈等等等.REE:蛇形形走线有有什么作作用? - SShannghaai / cllgoaal 回回复于220000-9-15 13:14:00 电脑主主机板中中的蛇形形走线，主主要用在在一些时时钟信号号中，如如PCIIClkk,AGGPCllk，它它的作用用有两点点：1、阻阻抗匹配配 2、滤滤波电感感。对一一些重要要信号，如如INTTEL HUBB架构中中的HUUBLiink,一共113根，跑跑2333MHzz，要求求必须严严格等长长，以消消除时滞滞造
30、成的的隐患，绕绕线是唯唯一的解解决办法法。一般般来讲，蛇蛇形走线线的线距距=22倍的线线宽。 RE:蛇形走走线有什什么作用用? - beeijiing / ffreee 回复复于20000-10-16 12:24:00 等长布布线，尤尤其是在在高频电电路中的的数据线线。 RRE:蛇蛇形走线线有什么么作用? - 广西北北海 / chhensshu220000 回复复于20000-10-19 9:118:000 有有没有计计算蛇形形线电感感量的公公式或经经验值？ REE:蛇形形走线有有什么作作用? - 北北京 / faanglll 回回复于220000-100-222 211:566:000 sp
31、peccctraa可以编编程设定定网络走走线的阻阻抗匹配配规则和和差分线线走线规规则帮助助里面讲讲了一些些一般的的设计原原则 RRE:蛇蛇形走线线有什么么作用? - 大连 / nnkhaare 回复于于20001-22-155 200:077:000 有时时也兼作作电阻作作用。 RE:蛇形走走线有什什么作用用? - jiinann / wwxx 回复复于20001-2-115 222:551:000 实实际是一一个分布布参数的的 LCC 滤波波器。 RE:蛇形走走线有什什么作用用? - 广州州 / anrrey 回复于于20001-22-166 111:044:000 滤波波 REE:蛇形形走
32、线有有什么作作用? - 珠珠海 / liianggby 回复于于20001-22-166 111:444:000 等长长线。平平横分布布参数 RE:蛇形走走线有什什么作用用? - 珠海海 / biggcatt 回复复于20001-2-116 220:336:000 高高速数字字PCBB板的等等线长是是为了使使各信号号的延迟迟差保持持在一个个范围内内,保证证系统在在同一周周期内读读取的数数据的有有效性(延迟差差超过一一个时钟钟周期时时会错读读下一周周期的数数据),一般要要求延迟迟差不超超过1/4时钟钟周期,单位长长度的线线延迟差差也是固固定的,延迟跟跟线宽,线长,铜厚,板层结结构有关关,但线线过
33、长会会增大分分布电容容和分布布电感,使信号号质量,所以时时钟ICC引脚一一般都接接RC端端接,但但蛇形走走线并非非起电感感的作用用,相反反的,电电感会使使信号中中的上升升元中的的高次谐谐波相移移,造成成信号质质量恶化化,所以以要求蛇蛇形线间间距最少少是线宽宽的两倍倍,信号号的上升升时间越越小就越越易受分分布电容容和分布布电感的的影响. RE:蛇形走走线有什什么作用用? - 北京京 / BITTLEFFT 回回复于220011-6-20 9:559:000 蛇蛇行走线线应该注注意什么么问题？如果，走走得不好好，对ppcb板板的抗干干扰能力力是不是是不能好好转，反反而会有有恶化作作用？ RE:蛇形
34、走走线有什什么作用用? - GuuanggZhoou / yxxliaan 回回复于220011-6-20 11:19:00 简单地地说，PPCB上上的任何何一条走走线在通通过高频频信号的的情况下下都会对对该信号号造成时时延时，蛇蛇形走线线的主要要作用是是补偿“同同一组相相关”信信号线中中延时较较小的部部分，这这些部分分通常是是没有或或比其它它信号少少通过另另外的逻逻辑处理理；最典典型的就就是时钟钟线，通通常它不不需经过过任何其其它逻辑辑处理，因因而其延延时会小小于其它它相关信信号。 14:44:00 哈，在在微波电电路中，大大多蛇行行线是为为了减小小PCBB的面积积！因为线线长有严严格限制制
35、。 RRE:蛇蛇形走线线有什么么作用? - 珠海 / bbigccat 回复于于20001-66-200 199:144:000 等线长长的蛇形形走线没没有任何何抗干扰扰的功能能，它的的作用是是将有时时序要求求的总线线或时钟钟线的延延迟控制制在所要要求的范范围内，至至于要求求如果不不会算也也可从DDATAASHEEET上上得到，一一般有时时序要求求的都会会给出线线长匹配配的数据据；在走走线时一一般遵循循3W法法则（绕绕线的间间距要两两倍于线线宽），这这样可消消除线间间78%的互感感，尽量量减少因因电感变变化而引引起的阻阻抗不连连续。另外外说明我我不是高高手，抬抬得越高高摔得越越痛；若若想见识识
36、高手，可可以到。的的高速设设计论坛坛上，有有一篇解解释版主主回的解解释线间间串扰的的帖子，有有波形图图和注释释，这样样可以知知道什么么样水平平的是高高手。 RE:蛇形走走线有什什么作用用? - 上海海市 / baab05523 回复于于20001-77-100 133:355:000 主板板中，蛇蛇形走线线基本上上是为了了等长， 不光HHUBLLINKK，CPPUCLLK，PPCICCLK；IDEE，DIIMM也也要绕线线，绕线线线距依依据走线线线距，可可1：22，1：3，11：4 REE:蛇形形走线有有什么作作用? - 东东莞 / yuuanqqui_cn 回复于于20001-88-188
37、144:300:000 在22。4GG的对讲讲机中用用作电感感，可是是我不知知怎样计计算电感感量，不不知大侠侠有这方方面的经经验 RRE:蛇蛇形走线线有什么么作用? - hannzhoou / wddyuuut 回回复于220011-8-22 15:35:00 RE:蛇形走走线，大大多为了了实现总总线间的的长度匹匹配，或或为了减减少布线线面积，从从电磁干干扰的角角度来说说，比较较不利，增增大了 环路面面积，考考虑到线线间干扰扰，常常常不能达达到减少少布线面面积的目目的 RRE:蛇蛇形走线线有什么么作用? - 东莞长长安 / 蒋国国伟 回回复于220011-8-22 18:21:00 短而窄窄的
38、蛇形形走线可可做保险险丝。第四篇 确保保信号完完整性的的电路板板设计准准则信号号完整性性(SII)问题题解决得得越早，设设计的效效率就越越高，从从而可避避免在电电路板设设计完成成之后才才增加端端接器件件。SII设计规规划的工工具和资资源不少少，本文文探索信信号完整整性的核核心议题题以及解解决SII问题的的几种方方法，在在此忽略略设计过过程的技技术细节节。1、SII问题的的提出随随着ICC输出开开关速度度的提高高，不管管信号周周期如何何，几乎乎所有设设计都遇遇到了信信号完整整性问题题。即使使过去你你没有遇遇到SII问题，但但是随着着电路工工作频率率的提高高，今后后一定会会遇到信信号完整整性问题题
39、。 信信号完整整性问题题主要指指信号的的过冲和和阻尼振振荡现象象，它们们主要是是IC驱驱动幅度度和跳变变时间的的函数。也也就是说说，即使使布线拓拓扑结构构没有变变化，只只要芯片片速度变变得足够够快，现现有设计计也将处处于临界界状态或或者停止止工作。我我们用两两个实例例来说明明信号完完整性设设计是不不可避免免的。 实例之一一：在通通信领域域，前沿沿的电信信公司正正为语音音和数据据交换生生产高速速电路板板(高于于5000MHzz)，此此时成本本并不特特别重要要，因而而可以尽尽量采用用多层板板。这样样的电路路板可以以实现充充分接地地并容易易构成电电源回路路，也可可以根据据需要采采用大量量离散的的端接
40、器器件，但但是设计计必须正正确，不不能处于于临界状状态。 SI和和EMCC专家在在布线之之前要进进行仿真真和计算算，然后后，电路路板设计计就可以以遵循一一系列非非常严格格的设计计规则，在在有疑问问的地方方，可以以增加端端接器件件，从而而获得尽尽可能多多的SII安全裕裕量。电电路板实实际工作作过程中中，总会会出现一一些问题题，为此此，通过过采用可可控阻抗抗端接线线，可以以避免出出现SII问题。简简而言之之，超标标准设计计可以解解决SII问题。 实例之二二：从成成本上考考虑，电电路板通通常限制制在四层层以内(里面两两层分别别是电源源层和接接地层)。这极极大限制制了阻抗抗控制的的作用。此此外，布布线
41、层少少将加剧剧串扰，同同时信号号线间距距还必须须最小以以布放更更多的印印制线。另另一方面面，设计计工程师师必须采采用最新新和最好好的CPPU、内内存和视视频总线线设计，这这些设计计就必须须考虑SSI问题题。 关关于布线线、拓扑扑结构和和端接方方式，工工程师通通常可以以从CPPU制造造商那里里获得大大量建议议，然而而，这些些设计指指南还有有必要与与制造过过程结合合起来。在在很大程程度上，电电路板设设计师的的工作比比电信设设计师的的工作要要困难，因因为增加加阻抗控控制和端端接器件件的空间间很小。此此时要充充分研究究并解决决那些不不完整的的信号，同同时确保保产品的的设计期期限。 下面介介绍设计计过程
42、通通用的SSI设计计准则。 2、设计计前的准准备工作作 在设设计开始始之前，必必须先行行思考并并确定设设计策略略，这样样才能指指导诸如如元器件件的选择择、工艺艺选择和和电路板板生产成成本控制制等工作作。就SSI而言言，要预预先进行行调研以以形成规规划或者者设计准准则，从从而确保保设计结结果不出出现明显显的SII问题、串串扰或者者时序问问题。有有些设计计准则可可以由IIC制造造商提供供，然而而，芯片片供应商商提供的的准则(或者你你自己设设计的准准则)存存在一定定的局限限性，按按照这样样的准则则可能根根本设计计不了满满足SII要求的的电路板板。如果果设计规规则很容容易，也也就不需需要设计计工程师师
43、了。 在实际际布线之之前，首首先要解解决下列列问题，在在多数情情况下，这这些问题题会影响响你正在在设计(或者正正在考虑虑设计)的电路路板，如如果电路路板的数数量很大大，这项项工作就就是有价价值的。 3、电路路板的层层叠 某某些项目目组对PPCB层层数的确确定有很很大的自自主权，而而另外一一些项目目组却没没有这种种自主权权，因此此，了解解你所处处的位置置很重要要。与制制造和成成本分析析工程师师交流可可以确定定电路板板的层叠叠误差，这这时还是是发现电电路板制制造公差差的良机机。比如如，如果果你指定定某一层层是500阻抗抗控制，制制造商怎怎样测量量并确保保这个数数值呢？ 其他他的重要要问题包包括：预
44、预期的制制造公差差是多少少？在电电路板上上预期的的绝缘常常数是多多少？线线宽和间间距的允允许误差差是多少少？接地地层和信信号层的的厚度和和间距的的允许误误差是多多少？所所有这些些信息可可以在预预布线阶阶段使用用。 根根据上述述数据，你你就可以以选择层层叠了。注注意，几几乎每一一个插入入其他电电路板或或者背板板的PCCB都有有厚度要要求，而而且多数数电路板板制造商商对其可可制造的的不同类类型的层层有固定定的厚度度要求，这这将会极极大地约约束最终终层叠的的数目。你你可能很很想与制制造商紧紧密合作作来定义义层叠的的数目。应应该采用用阻抗控控制工具具为不同同层生成成目标阻阻抗范围围，务必必要考虑虑到制
45、造造商提供供的制造造允许误误差和邻邻近布线线的影响响。在信信号完整整的理想想情况下下，所有有高速节节点应该该布线在在阻抗控控制内层层(例如如带状线线)，但但是实际际上，工工程师必必须经常常使用外外层进行行所有或或者部分分高速节节点的布布线。要要使SII最佳并并保持电电路板去去耦，就就应该尽尽可能将将接地层层/电源源层成对对布放。如如果只能能有一对对接地层层/电源源层，你你就只有有将就了了。如果果根本就就没有电电源层，根根据定义义你可能能会遇到到SI问问题。你你还可能能遇到这这样的情情况，即即在未定定义信号号的返回回通路之之前很难难仿真或或者模拟拟电路板板的性能能。 44、串扰扰和阻抗抗控制 来
46、自邻邻近信号号线的耦耦合将导导致串扰扰并改变变信号线线的阻抗抗。相邻邻平行信信号线的的耦合分分析可能能决定信信号线之之间或者者各类信信号线之之间的“安安全”或或预期间间距(或或者平行行布线长长度)。比比如，欲欲将时钟钟到数据据信号节节点的串串扰限制制在1000mVV以内，却却要信号号走线保保持平行行，你就就可以通通过计算算或仿真真，找到到在任何何给定布布线层上上信号之之间的最最小允许许间距。同同时，如如果设计计中包含含阻抗重重要的节节点(或或者是时时钟或者者专用高高速内存存架构)，你就就必须将将布线放放置在一一层(或或若干层层)上以以得到想想要的阻阻抗。 5、重要要的高速速节点 延迟和和时滞是是时钟布布线必须须考虑的的关键因因素。因因为时序序要求严严格，这这种节点点通常必必须采用用端接器器件才能能达到最最佳SII质量。要要预先确确定这些些节点，同同时将调调节元器器件放置置和布线线所需要要的时间间加以计计划，以以便调整整信号完完整性设设计的指指标。 6、技术术选择不不同的驱驱动技术术适于不不同的任任务。信信号是点点对点的的还是一一点对多多抽头的的？信号号是从电电路板输输出还是是留在相相同的电电路板上上？允许许的时滞滞和噪声声裕量是是多少？作为信信号完整整性设计计的通