《电容器的寄生作用与杂散电容知识问答bwdz.docx》由会员分享，可在线阅读，更多相关《电容器的寄生作用与杂散电容知识问答bwdz.docx（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、电容器的的寄生作作用与杂杂散电容容电容器的的寄生作作用问：我想知知道如何何为具体体的应用用选择合合适的电电容器，但但我又不不清楚许许多不同同种类 的电容容器有哪哪些优点点和缺点点?答：为具体体的应用用选择合合适类型型的电容容器实际际上并不不困难。一一般来说说，按应应用分 类，大大多数电电容器通通常分为为以下四四种类型型(见图图14.1)：交流耦合合，包括括旁路(通过交交流信号号，同时时隔直流流信号)去耦耦(滤掉掉交流信信号或滤滤掉叠加加在直流流信号上上的高频频信号或或滤掉电电源、基基准电源源 和信信号电路路中的低低频成分分)有有源或无无源RCC滤波或或选频网网络模模拟积分分器和采采样保持持电路
2、(捕获和和储存电电荷)尽尽管流行行的电容容器有十十几种，包包括聚脂脂电容器器、薄膜膜电容器器、陶瓷瓷电容器器、电解解电容器器，但 是对某某一具体体应用来来说，最最合适的的电容器器通常只只有一两两种，因因为其它它类型的的电容器器，要么么有 的的性能明明显不完完善，要要么有的的对系统统性能有有“寄生生作用”，所所以不采采用它们们。问：你谈到到的“寄寄生作用用”是怎怎么回事事?答：与“理理想”电电容器不不同，“实实际”电电容器用用附加的的“寄生生”元件件或“非非理想 ”性能能来表征征，其表表现形式式为电阻阻元件和和电感元元件，非非线性和和介电存存储性能能。“实实际”电电容 器器模 型型如图114.2
3、2所示。由由于这些些寄生元元件决定定的电容容器的特特性，通通常在电电容器生生产厂家家的产品品说 明明中都有有详细说说明。在在每项应应用中了了解这些些寄生作作用，将将有助于于你选择择合适类类型的电电容器。问：那么么表征非非理想电电容器性性能的最最重要的的参数有有哪些?答：最最重要的的参数有有四种：电容器器泄漏电电阻RLL(等效效并联电电阻EPPR)、等等效串联联电 阻阻(ESSR)、等等效串联联电感(ESLL)和介介电存储储(吸收收)。电电容器泄泄漏电阻阻，RPP：在交交流耦合合应用、存存储应用用(例如如模拟积积分器和和采 样样保持器器)以及及当电容容器用于于高阻抗抗电路时时，RPP是一项项重要
4、参参数，电电容器的的泄漏模模型如图图1 44.3所所示。然而实际际电容器器中的RRP使电电荷以RRC时间间常 数数决定的的速率缓缓慢泄漏漏。电解电容容器(钽钽电容器器和铝电电容器)的容量量很大，由由于其隔隔离电阻阻低，所所以漏电电流非常常大 (典型值值5220nAA/FF)，因因此它不不适合用用于存储储和耦合合。最适适合用于于交流耦耦合及电电荷存储储的电容容器是聚聚四氟乙乙烯电容容器和其其它聚脂脂型(聚聚丙烯、聚聚 苯乙乙烯等)电容器器。等效效串联电电阻(EESR)，R ESRR ：电电容器的的等效串串联 电电阻是由由电容器器的引脚脚电阻与与电容器器两个极极板的等等效电阻阻相串联联构成的的。当
5、有有大的交交流电流流 通过过电容器器，R ESRR 使电电容器消消耗能量量(从而而产生损损耗)。这这对射频频电路和和载有高高波纹电电 流的的电源去去耦电容容器会造造成严重重后果。但但对精密密高阻抗抗、小信信号模拟拟电路不不会有很很大的影影响 。RR ESSR 最最低的电电容器是是云母电电容器和和薄膜电电容器。等效串联电感(ESL)，L ESL ：电容器的等效串联电 感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。像R ESR 一样，L ESL 在射频或高频工作环境下也会出现严重问题，虽然精密电路本身在直流或低频条 件下正常工作。其原因是用子精密模拟电路中的晶体管在过渡频率(tran
6、sition freque ncie s)扩展到几百兆赫或几吉赫的情况下，仍具有增益，可以放大电感值很低的谐振信号。 这就是在高频情况下对这种电路的电源端要进行适当去耦的主要原因。电解电容器、纸介电容器和塑料薄膜电容器不适合用于高频去耦。这些电容器基本上是由多 层塑料或纸介质把两张金属箔隔开然后卷成一个卷筒制成的。这种结构的电容具有相当大的 自 感，而且当频率只要超过几兆赫时主要起电感的作用。对于高频去耦更合适的选择应该是单 片陶瓷电容器，因为它们具有很低的等效串联电感。单片陶瓷电容器是由多层夹层金属 薄膜 和陶瓷薄膜构成的，而且这些多层薄膜是按照母线平行方式排布的，而不是按照串行方式卷 绕的
7、。单片陶瓷电容的不足之处是具有颤噪声(即对振动敏感)，所以有些单片陶瓷电容器可能会出 现自共振，具有很高的Q值，因为串联电阻值及与其在一起的电感值都很低。另外，圆片陶 瓷电容器，虽然价格不太贵，但有时电感很大。问：在电容器选择表中，我看到“损耗因数”这个术语。请问它 的含义是什么?答：好。因因为电容容器的泄泄漏电阻阻、等效效串联电电阻和等等效串联联电感，这这三项指指标几 乎总是是很难分分开，所所以许多多电容器器制造厂厂家将它它们合并并成一项项指标，称称作损耗耗因数(dissspaat iion facctorr)，或或DF，主主要用来来描述电电容器的的无效程程度。损损耗因数数定义为为电容器器每
8、周期期损耗 能量与与储存能能量之比比。实际际上，损损耗因数数等于介介质的功功率因数数或相角角的余弦弦值。如如果电容容 器在在关心频频带范围围的高频频损耗可可以简化化成串联联电阻模模型，那那么等效效串联电电阻与总总容抗之之比是 对损耗耗因数的的一种很很好的估估算，即即DFR ESRR C还还可以证证明，损损耗因数数等于电电容器品品质因数数或Q值值的倒数数，在电电容器制制造厂家家的产品品说明中中 有时时也给出出这项指指标。介介质吸收收，R DA ，C DA ：单 片陶瓷瓷电容器器非常适适用于高高频去耦耦， 但但是考虑虑介质吸吸收问题题，这种种电容器器不适用用于采样样保持放放大器中中的保持持电容器器
9、。介质质吸收是是 一种种有滞后后性质的的内部电电荷分布布，它使使快速放放电然后后开路的的电容器器恢复一一部分电电荷，见见图 114. 4。因因为恢复复电荷的的数量是是原来电电荷的函函数 ，实实际上这这是一种种电荷记记忆效应应。如果果把这种种电容器器用作采采样保持持放大器器中的保保图14?4 介介质吸收收作用使使电容器器快速放放电 然然后开路路以恢复复原来一一部分电电荷持电电容器，那那么势必必对测量量结果产产生误 差。对对于这种种类型应应用推荐荐的电容容器，正正如前面面介绍的的还是聚聚脂型电电容器，即即聚苯乙乙烯 电电容 器器、聚丙丙烯电容容器和聚聚四氟乙乙烯电容容器。这这类电容容器介质质吸收率
10、率很低(典型值值0?01%)。 常见电电容器特特性比较较见表114?11。关于高频频去耦的的一般说说明：保保证对模模拟电路路在高频频和低频频去耦都都合适的的最好方方法是用用电解电电容器，例例如一个个钽片电电容与 一个单单片陶瓷瓷电容器器相并联联。这样样两种电电容器相相并联不不但在低低频去耦耦性能很很好，而而且在频频率 很很高的情情况下仍仍保持优优良的性性能。除除了关键键集成电电路以外外，一般般不必每每个集成成电路都都接一个个 钽电电容器。如如果每个个集成电电路和钽钽电容器器之间相相当宽的的印制线线路板导导电条长长度小于于10ccm，可可 在几几个集成成电路之之间共用用一个钽钽电容器器。关于于高
11、频去去耦另一一个需要要说明的的问题是是电容器器的实际际物理分分布。甚甚至很短短的引线线都有不不可忽 视的电电感，所所以安装装高频去去耦电容容器应当当尽量靠靠近集成成电路，并并且做到到引脚短短，印制制线路板板 导电电条宽。为了消除引脚电感，理想的高频去耦电容器应该使用表面安装元件。只要电容器的引脚长度 不超过1?5mm，还是选择末端引线电容器(wire?ended capacitors)。电容器的正确使用方 法如图14?5所示。(a) 正确方法 (b) 错误方法使用低电感电容器(单片陶瓷电容器)安装电容器靠近集成电路使用表面安装电容器短引脚、宽导电条图14.5 电电容器的的正确使使用 杂杂散电容
12、容 前面我们们已经讨讨论了电电容器像像元件一一样的寄寄生作表表1411 各种种电容器器件性能能比较表表类型典型型介质吸吸收优 点缺 点NPPO陶瓷瓷电容器器吸收0?11%外型型尺寸小小、价格格便宜、稳稳定性好好、电容容值范围围宽、 销售商商多、电电感低通通常很低低，但又又无法限限制到很很小的数数值(110nFF)聚苯苯乙烯电电容器 0?0001%0 ?022%价格格便宜、DDA很低低、电容容值范围围宽、稳稳定性好好温度高高于855C，电电容器受受到损害害、外形形尺寸大大、电感感高聚丙丙烯电容容器 00?0001%0?00 2%价格便便宜、DDA很低低、电容容值范围围宽温度度高于+1055C，电
13、电容器受受到损害害、外形形尺寸大大、电感感聚四氟氟乙烯电电容器 0?0003% 00?022%DAA很低、稳稳定性好好、可在在+1225CC以上温温度工作作、电容容值范围围宽价格格相当贵贵、外形形尺寸大大、电感感高MOOS电容容器 00?011%DAA性能好好，尺寸寸小，可可在+225CC以上温温度工作作，电感感低限制制供应、只只提供小小电容值值聚碳酸酸酯电容容器 00?1%稳定性性好、价价格低、温温度范围围宽外形形尺寸大大、DAA限制到到8位应应用、电电感高聚聚酯电容容器 00?3%0?5%稳稳定性中中等、价价格低、温温度范围围宽、电电感低外外形尺寸寸大、DDA限制制到8位位应用、电电感高单
14、单片陶瓷瓷电容器器(高kk值)0?22%电感感低、电电容值范范围宽稳稳定性差差、DAA性能差差、电压压系数高高云母电电容器 0?0033%高频频损耗低低、电感感低、稳稳定性好好、效率率优于11%外形形尺寸很很大、电电容值低低(110nFF)、价价格贵铝铝电解电电容器 很高电电容值高高、电流流大、电电压高、尺尺寸小泄泄漏大、通通常有极极性、稳稳定性差差、精度度低、电电感性钽钽电解电电容器 很高尺尺寸小、电电容值大大、电感感适中泄泄漏很大大、通常常有极性性、价格格贵、稳稳定性差差、精度度差用，下下面让我我们讨论论一下称称作“杂杂散”电电容(sstraay ccapaacittancce)的的另一种
15、种寄生作作用。问问：什么么是杂散散电容?答：像像平行板板电容器器一样，(见图114?66)不论论什么时时候，当当两个导导体彼此此非常靠靠 近 (尤其其是当两两个导体体保持平平行时)，便产产生杂散散电容。它它不能不不断地减减小，也也不能像像法拉弟弟屏 蔽蔽一样用用导体进进行屏蔽蔽。C=0.000855E R Ad其其中：CC=电容容，单位位pFEE R =空气气介电常常数A=平行导导体面积积，单位位mm 2d=平行导导体间的的距离，单单位mmm图144?6 平行板板电容器器模型杂杂散电容容或寄生生电容一一般出现现在印制制线路板板上的平平行导电电条之间间或印制制线路板板的相对对 面上上的导电电条或
16、导导电平面面之间，见见图144?7。杂杂散电容容的存在在和作用用，尤其其是在频频率很高高 时，在在电路设设计中常常常被忽忽视，所所以在制制造和安安装系统统线路板板时会产产生严重重的性能能问 题题，例如如，噪声声变大，频频率响应应降低，甚甚至使系系统不稳稳定。通通过实例例说明如如何用上上述电容容公式计计算印制制线路板板相对面面上的导导电条产产生的杂杂散电容容 。对对于普通通的印制制线路板板材料，EE R =4?7,dd=1?5mmm，则其其单位面面积杂散电容为为3pFF/cmm 2 。在2250MMHz频频率条件件下，33pF电电容对应应 的电电抗为2212?2。问：请问如何消除杂散电容?答：实
17、际上从来不能消除杂散电容。最好的办法只能设法将杂散电容对电路的影 响减到最小。问：那么么应该如如何减小小杂散电电容呢?答：减减小杂散散电容耦耦合影响响的一种种方法是是使用法法拉弟屏屏蔽(FFaraadayy shhielld)，它它 是在在耦合源源与受影影响电路路之间的的一种简简捷接地地导体。问：杂散电容是如何起作用的?答：让我们看一下图14?8。图中境隽烁咂翟肷?碫 N 如何通过杂散电容C 耦合到系统阻抗Z的等效电容。如果我们几乎或不能控制V N ，或不能改变电路阻抗Z 1 的位置，那么最好的解决方法是插入一个法拉弟屏蔽。 图14?9示出了法拉弟屏蔽中断耦合电场的情况。(a) 电容屏屏蔽中断
18、断耦合电电场(bb) 电电容屏蔽蔽使噪声声电流返返回到噪噪声源，而而不通过过阻抗ZZ 1请注意法法拉弟屏屏蔽使噪噪声和耦耦合电流流直接返返回到噪噪声源，而而不再通通过阻抗抗 11 。电电容耦合合的另一一个例子子是侧面面镀铜陶陶瓷集成成电路外外壳。这这种DIIP封装装，在陶陶瓷封装装的顶上上有 一一小块方方形的导导电可伐伐合金盖盖，这块块可伐合合金盖又又被焊接接到一个个金属圈圈(meetalllizzed rimm)上 (见图图14?10)。生产产厂家只只能提供供两种封封装选择择：一种种是将金金属圈连连接到器器件封装装角上的的一 个个引 脚脚上；另另一种是是保留金金属圈不不连接。大大部分逻逻辑电
19、路路在器件件封装的的某一角角上有一一个接地地引脚 ，所以以这种器器件的可可伐合金金盖接地地。但是是许多模模拟电路路在器件件封装的的四个角角上没 有一个个接地引引脚，所所以这 侧面面镀铜陶陶瓷DIIP封装装，有时时有隔离离的可伐伐合金 盖该该封装器器件受容容性干扰扰易受损损坏，所所以应尽尽可能接接地图114?110 由由可伐合合金盖引引起的电电容效应应 种可可伐合金金盖被悬悬浮。可可以证明明，如果果这种陶陶瓷DIIP封装装器件的的芯片不不 被屏屏蔽，那那么它要要比塑料料DIPP封装的的同样芯芯片更容容易受到到电场噪噪声的损损坏。不不论环境境噪声电电平有多多么大，用用户最好好的办法法是将任任何侧面
20、面镀铜陶陶瓷封装装集成电电路凡是是生产 厂家没没有接地地的可伐伐合金盖盖接地。为为了接地地可将引引线焊接接到可伐伐合金盖盖上(这这样做不不会损坏坏 芯片片，因为为芯片与与可伐合合金盖之之间热和和电气隔隔离)。如如果无法法焊接到到可伐合合金盖上上，可使使用 接接地的磷磷青铜片片做接地地连接，或或使用导导电涂料料将可伐伐合金盖盖与接地地引脚连连接。绝绝对不允允许将 没有经经过检查查的实际际上不允允许和地地连接的的可伐合合金盖接接地。有有的器件件应将可可伐合金金盖接到到电 源源端而不不是接到到地，就就属于这这种情况况。在集集成电路路芯片的的接合线线(boond wirres)之间不不能采用用法拉弟弟
21、屏蔽，主主要原因因是在 芯片的的两条接接合线与与其相联联的引线线框架之之间的杂杂散电容容大约为为0?22pF(见图114?111)，观观测值 一般在在0?005pFF至0?6pFF之间。图图14?11 芯片接接合线之之间的杂杂散电容容 考虑虑高分辨辨率数据据转换器器(ADDC或DDAC)，它们们都与高高速数据据总线连连接。数数据总线线上的每每条线( 大约约都以22至5VV/nss的速率率传送噪噪声)通通过上述述杂散电电容影响响ADCC或DAAC的模模拟端口口(见图图14?12 )。由由此引起起的数字字边缘耦耦合势必必降低转转换器的的性能。为了避免免这个问问题，不不要将数数据总线线与数据据转换器器直接相相连，而而应使用用一个 锁存缓缓冲器作作为接口口 。这这种锁存存缓冲器器在快速速数据总总线与高高性能数数据转换换器之间间起到一一个法拉拉弟 屏屏蔽作 用。虽虽然这种种方法增增加了附附加的器器件，增增加了器器件的占占居面积积，增加加了功耗耗，稍降降低了可可靠 性性及稍提提高了设设计复杂杂程度，但但它可以以明显地地改善转转换器的的信噪比比。